Other Parts Discussed in Thread: AM620-Q1, AM62L
请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
器件型号： AM620-Q1
主题中讨论的其他器件： AM62L
您好团队：
IS25LP128F NOR 闪存（通过 OSPI）是否与 AM620-Q1 兼容？
此致、
直到
您好、TIL：
感谢您联系 E2E Sitara 处理器支持团队。
据我所见的数据表的内存 IS25LP128F 它支持高达四通道 SPI 内存接口（在内存数据表中称为“QPI"模式“模式）模式）。 为了使 AM62x ROM 能够支持四路 SPI 模式、在 ROM QSPI 引导操作之前、存储器的非易失性 QE 位应在出厂时编程为高电平。 请注意、AM62x ROM 本身不支持对 QE 位进行编程以在 QPI 模式下设置存储器。
根据 AM62x TRM 的“ 初始化/部分“、 QSPI 引导加载程序运行：
为了使 IS25LP128F 符合仅支持 3 字节地址模式的 AM62x ROM、 应将此 NOR 闪存（作为非易失性选项）设置为仅在 3 字节地址模式下工作。 这个特定存储器的大小为 128Mbit (16MB) 这一事实意味着 3 字节地址足以覆盖 整个存储器地址范围。
请参阅以下 IS25LP128F NOR 闪存摘录：
从上面的表注可以看出、出厂时存储器组地址寄存器 EXTADD 位会清零到 0b0、即默认情况下与 AM62x ROM 兼容。
关于 IS25LP128F 非易失性 QE 特性和 RESET 引脚可用性、存在以下选项：
采用 8 引脚封装、是选择闪存的终极选择、可实现 AM62x ROM 兼容性 在 QSPI（最快）引导模式下 将是 Q-Option、这意味着闪存的顺序中将非易失性 QE 位设置为高电平。
对于低速读取非 QSPI 引导模式 AM62x ROM 引导、例如 以标准 SPI 模式 1s-1s-1s（以 50MHz 速率运行、速率为 6.25Mb/s） 引导）引导、 标准 (J) 选项就足够了。
与 非 8 引脚封装 在某些用例中、可能是一个更好的选择 备选案文 P. 这是因为 16 引脚或 24 焊球封装中提供了一个专用的 RESET#引脚、因此可在热复位/重新启动时应用对存储器易失性寄存器位的复位。 如果在自定义引导加载程序 (SPL) 或应用程序中修改了某些易失性位、硬件复位将在 AM62x ROM 重新启动时恢复正确的初始状态。
另请参阅以下摘录的主题： AM62L：OSPI NOR 闪存兼容性 — 处理器论坛-处理器 — TI E2E 支持论坛、这是 IS25LX256 的 AM62L ROM 代码支持示例。
我希望这有助于澄清问题。
谢谢
此致
Anastas Yordanov
