This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] AM6442:适用于 AM6442 内部 PCIe 参考时钟的电阻选择

Guru**** 2889230 points

Other Parts Discussed in Thread: AM6442

请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/processors-group/processors/f/processors-forum/1620903/am6442-resistor-selection-for-am6442-internal-pcie-refclock

器件型号: AM6442

尊敬的团队:  

我们打算使用 AM6442 EVK 上的内部 PCIe REFCLK。 为了方便这一点、我们通过移除 R661、R662、R667 和 R668、并在 R679、R680、R665 和 R666 处安装 0 欧姆跳线来隔离外部时钟发生器输出。 请让我们知道天气信号如预期。

请查找此配置所附的示波器捕获图。 我们非常感谢您提供有关时钟选择部分中的最佳电阻器设置的建议、以提高内部生成的 PCIe REFCLK 的信号质量。

 

注意: 我们用于测试的 EVK PROC101D。

image.pngPCIE_REFCLK_EVK_.jpg

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好!Aditya、

    您在电路板上的哪个位置进行探测? 从该波形的特性来看、您似乎在传输线路中间的某个位置进行探测、而不是在接收器末端进行探测。 这可能会导致 您看到的波形。

    此致、

    Lucas

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    你好、卢卡斯、  

    我正在 R665 和 R666 探测、以捕获 PCIe REFCLK、该数据存在于底部的 PCIe 连接器 J27 附近。 我们需要进行任何其他电阻设置以获得干净的内部 PCIe REFCLK?

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好!Aditya、

    这看起来更像是一个探测问题、而不是实际的 REFCLK 问题。 供应中位级似乎是从探测传输线路的一部分、而不是准确表示信号质量。  

    如果您使用 TMDS64EVM 、可以将 PCIe 合规性负载板插入到 PCIe x4 通道连接器(实际的 AM64x 上只有一个通道、它只使用 x4 连接器)、然后通过连接到负载板上的 2.92mm 连接器来探测信号。 这应该能够最准确地表示端点实际看到基准时钟的方式。

    此致、

    Lucas  

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    你好、卢卡斯、  

    我们在两种场景中捕获了内部 PCIe REFCLK。

    1.使用 49.9 欧姆安装 R346 和 R333:

    2. R346 和 R333 拆除  

    根据 SPRAC-5E 文档、我们观察到实施 49.9 欧姆并联电阻器的建议。

    我们观察到当 49.9 欧姆并联端接电阻不存在时,在 AM6442 EVK 中时钟参数会更好。 您能否告诉我们、这种行为是否符合预期、或者是否需要遵循任何其他电阻设置。

    注意:我们在连接到 AM6442 EVK 的 PCIe 交换卡的情况下测试了靠近端点的 REFCLK。 我们探测了端点底部的过孔。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好:  

    Lucas 目前不在办公室、他将在返回后尽快查看并回复此 e2e。  

    谢谢、

    Chris  

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好团队,随附测试环境的图像,以供您参考。 我在图像中标记了探测点。 与 AM6442 EVK PCIe 插槽连接的 PCB 板为 Microchip  “EVB-PCI12000“

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Aditya Patil、

    您能否确认所使用的软件栈 —  Linux 或 MCU+SDK?

    此致、

    Sreenivasa.

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Aditya Patil、

    可能会启用内部终端。

    如果启用了内部拉电阻、则应该可以将外部 50R 标为 DNI。

    此致、

    Sreenivasa.

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的团队:我们对具有 50 Ω 端接和不具有 50 Ω 端接的 AM6442 内部 PCIe 参考时钟执行了合规性测试、并且我们观察到 在这两种配置中 抖动值超出 PCIe 规格限制 (PCIe 第 2.0 代 5GT/s 为 3.1ps RMS)。请查找 Am6442 内部 PCIe 参考时钟的附加抖动报告。 抖动值是否可以接受?  如果不是、请告知我们对 AM6442 寄存器配置进行的任何更改、或对硬件进行的任何更改、以减少抖动值从而符合 PCIe 规范。

    注意:测试设置与上述设置相同、其中“EVB-PCI12000“ 与 AM6442 EVK 连接。

    1. e2e.ti.com/.../AM64_5F00_EVK_5F00_49.9ohm_5F00_Not_5F00_mounted_5F00_Report.pdf                 

      2. e2e.ti.com/.../AM64_5F00_EVK_5F00_49.9ohm_5F00_mounted_5F00_Report_5F00_RMS_5F00_jitter.pdf

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好!Aditya、

    我仍然怀疑探测没有准确地显示信号的真实质量。 仅仅更改传输线路中的位置以进一步 显示出对 REFCLK 信号的更好捕获、而没有实际更改任何内容(即使进行电阻器实验,仍然是更准确的捕获)。  

    我在报告中看到其中一个探头进行了偏斜校准、而另一个探头没有进行校准。 从图片中还可以看到差分探头(?) 中使用的是示波器的通道 3、而该报告列出通道 2 和 4 是 REFCLK +/-的单端捕获。  这些 报告是使用图片中的设置还是其他一些测量设置拍摄的?

    此致、

    Lucas

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    你好、卢卡斯、

    电流测量策略涉及探测 布线端子端的 REFCLK 传输线。 具体而言、接触点位于 底层ZL40264LDG1 正下方、 其表面安装在 顶层 (电路板厚度:~1mm)  能否 让我们知道此局部探测设置是否足以评估 refclock 抖动参数。

    是的、上传的报告用于另一个测试设置中进行的测量、其中为 REFCLK +和 REFCLK 使用了 2 个单端探头 — 根据合规性软件,测试所需的信号会根据所选的测试用例自动确定。 但探测位置与之前相同。

    在一个探头中进行偏斜校准的理由、而在另一个探头中没有这样做:实际上、测试团队误认为他们在通道 4 中使用了不同的探头、而不是使用校准期间使用的探头。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Lucas:  

    您能否确认 我们的测试设置(距离端点~1mm)是否足以测量抖动值。 如果没有、请告知我们如何继续。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好!Aditya、

    我们不能为您做出这种确认、因为它高度依赖于您的项目的特定资源配置和时间表。 通过更接近您已经看到的实际端点、可以获得更准确的信号图片、但您也可以像前面推荐的那样使用不同的物理探头、示波器或合规性负载板进行实验。 所有这些不同的事情都会耗费时间、金钱或两者; 最终、您的团队有责任决定此方法是否足够。

    此致、

    Lucas

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好 Sreenivasa、

    我们使用 Linux SDK 和版本 10.00.07.04、我们尚未添加任何内部上拉或下拉。  

    请告诉我们、是否要添加任何端接、如何实现、以及实际必须在 Linux 中添加到何处。

    此致、

    Shwetha Nayak

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Swetha、  

    谢谢你。

    我不确定我是否理解您的查询、请详细说明。

    默认情况下会启用内部终端。

    您可能需要将外部终端 DNI 放置并测量波形。

    此致、

    Sreenivasa.

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好 Sreenivasa、

     感谢您的澄清。

     详细说明我们的查询:我们想了解 AM64x 上的 PCIe REFCLK 终端是否可以通过软件(Linux SDK/器件树/寄存器)明确启用或禁用、或者它是否纯粹是硬件默认行为。

     根据您的回答、我们了解:

    -默认情况下在 SoC/PHY 内部启用 REFCLK 内部终端
    -不需要或没有软件或 Linux 配置来控制这一点
    -外部 REFCLK 终端元件,如果存在在电路板上,应被 DNIed 以避免双重终端

     您能否确认此理解是否正确?

    此致、
    Shwetha Nayak
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    你好 Shwetha Nayak

    谢谢你。

    [引述 userid=“619963“ url=“~/support/processors-group/processors/f/processors-forum/1620903/am6442-resistor-selection-for-am6442-internal-pcie-refclock/6329229
    -默认情况下在 SoC/PHY 内部启用 REFCLK 内部终端
    -不需要或没有软件或 Linux 配置来控制这一点
    [/报价]

    是的。 我将咨询 PCIe 软件专家进行确认。

    [引述 userid=“619963“ url=“~/support/processors-group/processors/f/processors-forum/1620903/am6442-resistor-selection-for-am6442-internal-pcie-refclock/6329229
    -外部 REFCLK 终端元件,如果存在在电路板上,应被 DNIed 以避免双重终端

     您能否确认此理解是否正确?

    [/报价]

    是的。

    端点端接+内部端接受支持。

    可以是内部 SOC +端接、SOC 外部端接和端点端接->不允许或不建议使用所有三个端接。

    此致、

    Sreenivasa.

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好 Sreenivasa、

    感谢您的意见。

     PCIe 软件专家是否提供任何进一步的输入 来确认不需要软件或 Linux 配置来控制此功能?

    此致、

    Shwetha

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    你好 Shwetha Nayak

    我没有听到、让我跟进和更新。

    此致、

    Sreenivasa.

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    你好 Shwetha Nayak

    请参阅我从专家那里收到的意见:

    Linux 中未设置 wiz_config_SERDES_RST 寄存器中的 REFCLK_TERM_DIS 位、因此 Linux 中启用了内部终端。

    由于该寄存器位存在、软件应该能够设置该位以在需要时禁用内部端接。 Linux 串行器/解串器驱动程序只是没有实现它。

    初始化串行器/解串器时、必须将其作为序列的一部分来完成、无法自由地将其打开或关闭。

    我建议您在使用 SOC 时钟作为基准时钟时保持启用内部终端和 DNI 外部终端。

    此致、

    Sreenivasa.

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好 Sreenivasa、

    感谢您的答复。

    根据您的建议、我们将继续使用 DNI 进行外部端接、并依赖于 SoC 的内部端接。

    我需要再说明一点:在 PCIe 端点 (EP) 模式下使用 AM64x 时、SoC 内的内部端接是否会被禁用?

    此致、

    Shwetha Nayak

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    你好 Shwetha Nayak

    谢谢你。

    [引述 userid=“177086“ url=“~/support/processors-group/processors/f/processors-forum/1620903/am6442-resistor-selection-for-am6442-internal-pcie-refclock/6341087

    由于该寄存器位存在、软件应该能够设置该位以在需要时禁用内部端接。 Linux 串行器/解串器驱动程序只是没有实现它。

    初始化串行器/解串器时、必须将其作为序列的一部分来完成、无法自由地将其打开或关闭。

    [/报价]

    我怀疑没有

    应该可以使用远端终端。 确保外部终端为 DNI。

    此致、

    Sreenivasa.  

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好 Sreenivasa、

    感谢您的答复。

    很抱歉、但我无法完全理解你之前的答复。

    我的问题是: 在 PCIe 端点 (EP) 模式下使用 AM64x 时、是否会禁用 SoC 的内部端接? 如果不是、如何处理这种情况、考虑到根复合体 (RC) 的末端已经有端接?

    您能帮助澄清一下吗?

    此致、
    Shwetha Nayak

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    你好 Shwetha Nayak

    当 AM64x 时钟用作基准时钟时、该时钟支持双端接。  

    您需要了解系统实现并处理配置。

    根据接收到的输入始终启用内部端接。

    请阅读上文、其中专家提到 Linux 无法实现配置该位。

    此致、

    Sreenivasa.