[参考译文] AM62L：EMMC 通信问题

您好、

是的、您能提供所观察到错误的 PCB 版本的原理图吗？ 我已发送 e2e 朋友申请。

谢谢、

Stan

具体而言、1.8V IO 电源噪声是可能发生问题的地方 (AM62L 上的 VDDSHV2)。 电源的电路板测量并不总是展示真正的电源噪声情况、因为这种情况通常可以通过测量方法和 PDN 本身进行滤波。 获得片上噪声感应的一种可能方法是在切换其余部分时将 single-bit 静态保持在高电平、并检查波动。  

我们没有电压纹波规格、因为这可能会受到许多系统元件、持续突发大小和数据模式的影响。  

您是否能够实施软件补丁以使用单块写入来测试权变措施、并查看这是否解决了此问题？ 这可能是在问题中隔离电源的一种方法。  

谢谢、

Chris  

你（们）好

抱歉、目前没有收到任何信息。 但似乎 E2E 目前也有点问题。 我收到很多错误、直到我能够登录。

如果这与 https://e2e.ti.com/support/processors-group/processors/f/processors-forum/1572388/am62l-processor-sdk-random-emmc-panics 中的修补程序相同 、则不是。 这是可行的。 但我们希望在硬件中也对其进行更改、因此它的行为与 EVK 中的行为相同、即使交流耦合效果应该差得多、因为基本上每个旁路电容器都已被移除。 这是令人头晕目眩的事情。

但将转发上游 Dominik Haller 的补丁信息 

克里斯托弗 ·罗伯茨作为你的部分职位的忏悔。

您是指将它们用作 GPIO。 而是在 1 位模式下使用 eMMC？

如果此修补程序与 https://e2e.ti.com/support/processors-group/processors/f/processors-forum/1572388/am62l-processor-sdk-random-emmc-panics 中的修补程序相同、则 不是 yes。 [/报价]

新补丁在功能上与您所链接的补丁相同、但其区别在于非 CQE 案例的结构变化和处理方式略有不同。 新补丁是上游内核已接受的补丁。

我会将您的硬件问题推迟到 Chris 和其他硬件人员的讨论。

我不确定您对发送的数据提取器有多大的控制、但实际上、您是否可以在 8b 模式下运行 HS200 并发送 0xFF、0x01、0xFF、0x01 的位模式。 例如、测量数据通道 0、它将为您提供估计值。 噪声源通常是 SSO 引起的、因此本例中数据通道 0 的波动（预计将保持在 1.8V）有助于了解 SSO 引起的电源噪声。  

谢谢、

Chris  

嗨 Bin、您的增补程序上游是个好消息。 您是否还会将其发送到 u-boot 上游中的 MMC 驱动程序？

Dominik

尊敬的 Dominik：

尚未创建 U-Boot 补丁。 但是、无论是我还是开发团队中的其他人、它都将得到提升。

您收到了原理图吗？ 我确实尝试过通过 Marinus Holzner 将它转发给您 

您好 phytecBSC、

硬件主题所有者当前不可用。

请预计他的答复可能会延迟。

谢谢

此致

Anastas Yordanov

您好 phytecBSC

我将添加从专家收到的意见：

根据共享的图片、将去耦电容器放置在 SOC 下似乎更容易、但无法将去耦电容器放置在 eMMC 下

 我们想  强调 SOC 侧 eMMC 电源的去耦电容器的重要性。 建议遵循 EVM。

根据提供的图片、由于板对板引脚、eMMC 下方不能有去耦电容器、也不能在最右侧有电容器。

也许与 SOC 电源引脚的 PDN 相比、优化 eMMC 的 PDN 不太重要。

 此致、

Sreenivasa.

我们也无法将其放置在 SoC 下方、因为我们针对的是单面 PCB。 底部的盖子被放置在那里、看看我们是否需要它们。  

嗯... 我们移除了 EVM 上的每个电容器、SoC 下方没有任何电容器（uSD 接口的紧急布局除外）。 而且仍然没有错误。 因此、我们创建了最坏情况、作为下一个最佳上限、其范围约为 2cm（左右）。

您好 phytecBSC

谢谢你。

我分享了专家的意见、他们对 PDN 优化表示了担忧。

您能分享一下您考虑的电容器放置方式吗、我可以让专家思考一下。

此致、

Sreenivasa.

它是相同的电容器布局、底部没有任何元件。

您好 phytecBSC

谢谢你。

让我与专家核实一下。

仅供参考、预计将在周二或周三之前停止办公。

请预计响应会有所延迟。

此致、

Sreenivasa.

有什么关于这方面的消息吗？

您好 phytecBSC、

请预计硬件专家在答复中可能会出现一定的延迟（明天最早）。

谢谢

此致、

Anastas Yordanov

您好 phytecBSC、

让我与团队跟进并向您提供最新信息。

此致、

Sreenivasa.

您好 phytecBSC、

这是相同的电容器布局、只是底部没有任何元件。

您是否有针对每个电源轨删除的电容器列表？

检查是否 移除了任何 CAP_VDDSx 电容器。

此致、

Sreenivasa.

这些电容器已连接到 VDD_CORE、VDDA_1V8、VDD_DDR4 和 VDDA_CORE_CORE（有关实际 SoC 名称，请参阅发送原理图）。 因此没有电容域。 但我不太确定这个信息会有什么帮助,因为我们有错误和没有他们。 我们看到、即使我们拆下电路板上的每个电容器、它也能正常工作... 通常是出于任何原因。

您好 phytecBSC、

感谢您让我们知道。

让专家回顾一下并提供他的反馈。 请预计响应可能会有一定的延迟。

谢谢

此致、

Anastas Yordanov

您好 phytecBSC、

但我不确定此信息对您有何帮助、

出现与 CAP_VDDSx 相关的问题的原因如下：

为了使 IO 偏置生成保持稳定、预计将一个 0.8-1/5uF 的电容器连接到 CAP_VDDSx 引脚。 考虑到容差、老化、温度和直流偏置、电容器应处于相应范围内。

使用 CAP_VDDSxxx 引脚进行去耦的 IO 偏置发生器需要将电容器连接到整个连接环路中具有小于 2.5nH 的 ESL 和小于 1 Ω 的 ESR、这包括外部电容器、封装和 PCB 贡献。  可以达到电阻要求、但将电容器放置在 PCB 底部的 BGA 阵列下方时、已经很难达到电感要求。  如果 PCB 底部没有任何元件、则可能无法实现电感要求。

 此致、

Sreenivasa.

如果 PCB 底部没有元件、可能无法实现电感要求。

那么、当我移除 PCB 底部的所有电容（SD 接口除外）时、它在 EVM 上仍然如何工作？ 我观察了您的布局、下一个最佳电容器大约距离 2cm 左右。 这里的论点是什么？ 由于布线相当细、由于平面的原因、甚至不会使用特定容量的参数。

这一切都很好,很可能是绝对正确的,你给我所有的建议,你必须创建最佳的布局/电路. 但它不会解释这种奇怪的行为,不管我如何屠宰你的 EVK 只是没有任何软件补丁的工作。

南... 区别是什么？ 交付的 SoC 版本是否有故障或旧？ 用于 EVK 的专用选型是否为已知良好的选型？

但我等待了过去的两个月。 因此、我可以等待您的专家回答。

您提到、在我们使用您的 EVM 作为所用元件的参考时、没有像您对 AM68 或其他类型的 PDN 那样特别考虑。

那么我想我保留原样、并使用您的权变措施。

感谢大家的 耐心。