[参考译文] TDA4VH-Q1：TDA4VH 如何实现时间同步

admin

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/processors-group/processors/f/processors-forum/1654330/tda4vh-q1-how-tda4vh-implements-time-synchronization

器件型号： TDA4VH-Q1

英语翻译：

数据流：
MCU1_0 <->CPSW9G：物理连接 (CPSW2G <->端口 7)
A72 <->CPSW9G：虚拟 MAC 端口（仅限 MAC）+ IPC +TAP
A72 <->CPSW9G：虚拟交换机端口 (Vport0)+ IPC +TAP
MCU3_0/MCU4_0 <->CPSW9G：虚拟交换机端口 (Vport1/2)+ IPC

3 个月前

0 admin 3 个月前

TI__Guru**** 2941480 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

选项 1：在 A72 上运行 ptp4l 从器件。 A72 如何获取软件时间戳？
选项 2：在主域中使用 CPSW2G 端口、其中 A72 Linux 上运行的 PTP 可与外部时钟源同步。有其他更好的解决方案吗？

0 admin 3 个月前

TI__Guru**** 2941480 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

CPSW9G (J784S4) 主 R5F MCU2_1 - EthFw 服务器具有独占寄存器访问权限；其他内核禁止直接操作。
CPSW2G MCU1_0 R5F — 独立 MAC、不由 EthFw 管理
A72 上的 Linux 以太网 — 虚拟驱动程序 j721e-cpsw-virt-mac 不直接访问 CPSW9G 寄存器；它会请求 EthFw 通过 IPC 执行操作。

0 admin 3 个月前

TI__Guru**** 2941480 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

我们的计划
链路 1：gm———>【cpsw-9G 端口 0—A72 eth1（虚拟 MAC 端口）】——> ptp4l (slave)
链路 2：ptp4l (master)——>【cpsw-9G 端口 0——> A72 eth1（虚拟 MAC 端口）】——> cpsw-9G 端口 5
链接 3： a72 ——>【IPC】———— R5F

还有其他更好的解决方案吗？

0 admin 3 个月前

TI__Guru**** 2941480 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

您好、

我邀请了 CPSW 专家。我们今天会回来联系您。

- Keerthy

0 admin 3 个月前

TI__Guru**** 2941480 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

尊敬的专家：

您是否会帮助检查此问题并向客户提供建议？

非常感谢！

Yong

0 admin 3 个月前

TI__Guru**** 2941480 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

您好、

请说明以下几点：

在您的案例中、时间同步要求是什么？所需的精度和抖动是多少？
您的 PTP 主控在哪个 CPSW 端口上？
SoC 中是否有多个时域或者所有内核都在同一个时域中？
是否也有任何成为边界时钟的要求？

此致、
Tanmay

处理器（参考译文帖）

处理器（参考译文帖）(Read Only)

[参考译文] TDA4VH-Q1：TDA4VH 如何实现时间同步