Other Parts Discussed in Thread: AM6422, AM620-Q1
器件型号： AM6422
Thread 中讨论的其他器件： AM620-Q1
尊敬的 TI 团队：
我正在使用 AM6422 处理器开发定制电路板设计、并检查 MDC/MDIO 接口的规格。
默认情况下、MDC 频率根据标准在 2.5MHz 下配置。 但是、我想知道 AM6422 MDIO 控制器可以合法支持和输出的最大频率吗？
您能否从硬件/TRM 的角度提供最大 MDC 频率（例如，在 MDIO_CONTROL 寄存器中调整时钟分频器时）？ 此外、如果以更高的速度运行 MDIO 时、有任何特定的时序限制或建议、请告诉我。
谢谢！
Daniel
尊敬的 Daniel：
很抱歉我的反应迟来了！
CPSW3g 和 PRU-ICSS MDIO 硬件应允许最大 MDC 频率根据 AM64x 数据表 MDIO 时序特性高达 2.5MHz、但根据 AM64x 器件版本 1.0、2.0、在 AM64x SoC SR1.0 （器件版本） 和最新 SR2.0 中、由于以下 公告文章中描述的问题、该频率存在硬件限制：i2329 和 i233。
有关这些限制的更多信息以及如何应用 MDIO 手动模式权变措施以允许 MDIO 运行、请参阅 AM64x 器件版本 1.0、2.0 的公告 i2329 和 i2331。
以下是 i2329 中重要内容的摘录：
应使用对 MDC 信号进行软件位拆裂的手动模式 MDIO 驱动程序。 这意味着时钟不应通过 MDIO 硬件状态机生成、该状态机应被禁用、而是通过软件线程在启用的 MDIO 手动模式下直接切换 MDC 引脚。 因此、 随时间推移、MDC 脉冲序列频率性能可能取决于 CPU 工作负载。
有关如何实现足够的 MDIO.MDC 时钟频率的更多信息、您可能需要参阅以下主题。 尽管如此、关于 AM620-Q1、所述的错误行为和权变措施相同：
AM620-Q1：勘误表 i2329、有关更改 MDIO MDC 频率的线程
另请考虑 i2331 公告权变措施 — 在 PORz 事件后立即访问 CPSW3g/PRU-ICSS MDIO 或其他寄存器时、
如果此主题回答了您的问题、请告诉我？
谢谢
此致、
Anastas Yordanov
