器件型号： TDA4VM-Q1
您好：
我需要在基于 J721e 的电路板上将 UART 调试控制台更改为 MAIN_uart1。
串行接口在电路板和主机 (PC) 之间使用 minicom 工作。
我发现之前对此进行了讨论、但这不起作用。
https://e2e.ti.com/support/processors-group/processors/f/processors-forum/1579478/tda4vm-change-the-uart-debug-console
在 u-boot 中、我在 u-boot 器件树中添加了一些属性：
+&MAIN_uart1｛
+ bootph-全部；
+ /*与此平台上的 ATF 共享*/
+ 电源域=<&K3_PDS 278 TI_SCI_PD_Shared>；
+｝；
&MAIN_uart1_pins_default｛
+ bootph-全部；
+｝；
我更新了 u-boot 环境
+console=ttyS3115200n8.
+args_all=setenv optargs earlycon=ns16550a、mmio32、0x02810000
我更新了 optee-OS 和 ATF 软件包使用 MAIN_uart1（来自 meta-ti）
TFA_K3_USART =“0x1“
+OPTEE_K3_USART =“0x1“
正如、是否仍然使用 MAIN_uart0、但我开始在 MAIN_uart1 中看到 optee 日志。
到目前为止、我更新了 stdout-path 属性：
选择了｛
+ stdout-path =“serial3：115200n8“；
}；
通过此更改、不会引导任何内容。
我只能在 wkup_uart 端口看到一些字符
我是否还需要更新 arch/arm/mach-k3/r5/j721e/clk-data.c？
我尝试过（没有成功）：
CLK_DIV_DEFFREQ（“USART_Programmable_clock_divider_out0“、“hsdiv4_16fft_main_1_hsdivout0_clk“、0x1081c0、0、2、 0、048000000)、
+ CLK_DIV_DEFFREQ（“USART_PROGRAMMER_CLOCK_DIVIDER_OUT1“、“hsdiv4_16fft_MAIN_1_hsdivout0_clk“、0x1081c4、0、2、 0、048000000)、
CLK_DIV_DEFFREQ（“USART_Programmable_clock_divider_out2“、“hsdiv4_16fft_main_1_hsdivout0_clk“、0x1081c8、0、2、 0、048000000)、
+ DEV_CLK (278、2、“USART_Programmable_clock_divider_OUT1“）、
+ DEV_CLK (278、3、“k3_PLL_ctrl_wrap_main_0_chip_div1_clk_clk“）、
默认情况下、是否存在与可能使用 MAIN_uart0 为 J721e EVM 构建的 DM 固件相关的任何问题？
此致、
罗曼语
