大家好，
我的客户正在考虑将TPS65.0732万SLR用作AM3505的PMIC。 我有一个关于开机顺序的查询，您可以查看下面的内容吗？
在应用说明(SLVA411)上，顺序顺序列在表1中。 它在VDDS_SRAM_CORE _BG和VDDS_SRAM_MPU之前具有VDDSHV (3.3V)。
另一方面，在AM3505数据表的5.8 1节中，举例说明了在VDDSHV (3.3V)之前为VDDS_SRAM_CORE _BG和VDDS_SRAM_MPU供电。
哪一项是正确的？ 数据表显示“示例”，那么VDDSHV和VDDS_SRAM的顺序是否真的很重要？
此致，
库鲁米
您好，Kurumi：
其他使用案例可能已被证明为功能正常，但从AM35xx的角度来看 ，数据表中定义了功率序列所需遵循的黄金参考。 此外，听起来似乎您正在将IO组设置为至少3V3模式(而不仅仅是1v8)，因此底部的注释可能不适用于此处。
我会在VDDS供应之后和VDD_CORE供应之前为3V3 IO供应提供VDDSHVx。
5.8 
1通电顺序以下步骤提供了AM3517/05支持的通电顺序示例。
1. IO 1.8V电源(VDDS)，波段间隙和LDO电源(VDDS_SRAM_CORE _BG，VDDS_SRAM_MPU)和振荡器电源(VDDSOSC )应首先进入稳定状态。
2. IO 3.3V (VDDSHV)电源应在稳定状态下增加。
3.核心(VDD_CORE)电源跟随在稳定状态旁边。
4.所有PLL电源(VDDS_DPLL_PER_CORE，VDDS_DPLL_MPU_USBHOST)和1.8 V复杂IO电源(VDDA_DAC，VDDA1P8V_USBPHY)应在稳定状态下增加。
5.最后，3.3 V Complex IO (VDDA_3P3V_USBPHY)应加速。
6.在电源增加时，sys_nrespwron必须保持在低电平状态，直到sys_32k和sys_xtalin时钟稳定。
注：在VDDSHV 1.8 V操作模式下，VDDSHV可以与VDDS，VDDS_SRAM_CORE _BG，VDDS_SRAM_MPU和VDDSOSC一起分组并通电。"
此致，
Colin
