[参考译文] 如何在 A72上初始化 DDR？

您好、Nathan、

U-Boot 映像大小大于1 MB。 MCU 的内部 SRAM 无法适应这种情况。 因此、我们使用 R5 SPL 来执行 DDR 初始化。

所有配置都是使用 arch/arm/dts/k3-j721e-DDR-EVM-lp4-4266.dtsi 进行的。

U-Boot 中的驱动程序： "drivers/ram/k3-ddrss/k3-ddrss.c"

此致、
基尔西

您好、Keerty、

关于 u-boot 映像大小、我们希望在 MSMC SRAM 上运行它、以便可以避免此问题。

我们希望在 A72上初始化 DDR、因为内联 ECC 区域需要 DMA 预加载、但这会影响 AutoSAR 引导时间。

我们曾经尝试过这个想法、但遇到了 DDR 稳定性问题。我怀疑 DDR 由于 DDR 时钟配置问题而变得不稳定。

BR

Nathan

您好、Nathan、

执行内联 ECC 初始化时 R5 SPL 增加了什么延迟？ 我的问题更倾向于理解
满足内联 ECC 初始化时序的最终目标是什么、以及这是否可以通过将内联 ECC 初始化切换到 A72端来实现。

－凯尔西

您好 、Keerty、

在启用 ECC 检查之前、我需要 初始化 要使用已知模式进行保护的区域。即使 我使用 BIST 引擎 进行初始化、这也是一项非常耗时的操作、初始化速度比 DMA 快。

我的目标是尽快完成 DDR 初始化和 ECC 初始化。因此我想在 A72上执行 DDR 初始化和 ECC 初始化、如果无法实现此目标、我想在 A72上执行 ECC 初始化。

BR

Nathan

Nathan、

整个练习目前在 R5 SPL 上完成。 建议是为一个有限的小区域启用 ECC。 无论您在何处初始化
R5或 A72上肯定会有延迟。 到目前为止、A72 SPL memcpy 尚未进行如此优化。 因此、我请求您从 R5侧启用。

https://software-dl.ti.com/jacinto7/esd/processor-sdk-linux-jacinto7/08_02_00_03/exports/docs/devices/J7/linux/Release_Specific_Release_Notes.html

因此、从 A72侧也可能面临相同的延迟。

－凯尔西