This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
https://e2e.ti.com/support/processors-group/processors/f/processors-forum/1043050/tda4vm-lpddr4-debug-issues
TDA4VM SOC 选择的 LPDDR4是 SASUNGM 的 K4FBE3D4HMTFCL。 下面是一个问题：
a.客户使用10层电路板设计、DDR 部分参考16层电路板设计来布线；
b. LPDDR4 CLK 是一个差分电阻为70欧姆的 T 形迹线；
C：对于 T 部分、无法实现140欧姆阻抗、客户的电流做法是不进行阻抗控制。
问题：调试时应考虑什么或哪些注意事项？
非常感谢！
此致、
樱桃周
如果无法实现140欧姆、则目标应尽可能接近140欧姆、并在接口上执行仿真、以确定布线折衷是否足以满足信号规格。
