[参考译文] DRA74P：从单芯片迁移到双芯片8GB DDR 问题

Kevin、

这不是你在想的那种双芯片。  以下是数据表中的一个片段：

使用两个 x8、4Gb Micron 裸片构成一个 x16封装

从电气负载的角度来看、这相当于使用两个8位 DDR3器件、这是一种支持的配置。

此致、
Brad

[引用用户="Colombo Carlo"]

 从下午2点开始对 DDR 控制器的配置有何影响

在 p.n. MT41K512M16VRP-107 AIT：P 请参阅 每个芯片的页面大小=1KB

在 p.n. MT41K512M16HA-125 AIT：a 请参阅页面大小=2K

我需要在 EMIF 控制器 内部配置具有不同值的组/列/行？

[/报价]

您不需要从 EMIF 角度更改值、因为它看起来是一样的。

[引用 USER="Colombo Carlo] EMIF 处理多芯片的方法是什么？ 是否有其他需要注意的问题？  [/报价]

这将改变地址/控制线上的负载。  客户是否在地址/控制上使用 VTT 终端(希望是)？  理想情况下、客户应针对这两种不同的器件执行 IBIS 仿真、以确定驱动强度的最佳配置、尤其是在负载加倍的地址/控制线上。  由于它是一个不同的器件、但它仍将是单个负载、因此数据线路也可能略有变化。

卡洛、

客户的电路板上是否提供 JTAG 以及 TI 探针和 CCS？  如果是、我有一个脚本会扫描他们的 DDR 配置并进行一些分析。  客户可以在此处下载脚本：

http://git.ti.com/sitara-dss-files/am57xx-dss-files/blobs/raw/main/am57xx-ddr.dss

他们应照常尝试引导电路板(即 DDR 应处于其已配置状态)、然后按照以下说明运行脚本：

http://git.ti.com/sitara-dss-files/am57xx-dss-files/blobs/main/README

脚本将向其桌面输出*。txt 文件。  请将其发布在此处。

此致、
Brad

您好、Carlo、

Brad 和我在内部讨论过、并同意我们未发现该器件/拓扑有任何特定问题。 我对这种混乱表示歉意。

谢谢、
Kevin

关闭此主题。 如果需要、我们可以重新打开。