This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
您好、专家、
我想使用 CPSW 的两个 RMII 接口与另一个 MAC 和外部 PHY 连接。
如下图所示、对于 PHY、我计划使用 PHY 的外部时钟源、并将 TDA4VM 内部时钟源(CLKOUT)用于 MAC 至 MAC 连接。 根据 TDA4VM TRM 第12.2.2.2.1章的说明、无论我们为 RMII 接口使用何种外部时钟源或内部时钟源、我们都应将 RMII_REF_CLK 引脚连接到对等器件。
但是、所有 TDA4VM RMII 接口仅共享 RMII_REF_CLK 引脚。
我想问的问题是:
如果我们同时使用另一个 MAC 和外部 PHY、如何处理 RMII_REF_CLK 的引脚? 我们是否通过菊花链直接连接它们、如下图所示的虚线? 如果是这样、如何确保时钟不乱、并且 RMII1和 RMII2的数据同步是正确的。 因为 PHY 输出的 REF_CLK 阶段可能与 MAC 至 MAC REF_CLK 阶段不同。
另一个问题是详细的 MAC 到 MAC 连接。 您能帮我检查连接是否正确、尤其是对于 RX_ER? 我计划使用电阻器将它们拉至接地。
非常感谢~
Nick、
您不应使用 SoC 中的 CLKOUT 来创建 REFCLK。
相反、PCB 上的某些器件(如 PHY)可以将 REF_CLK 提供给所有组件。 您应该尽量减少残桩并运行 ibis 模型仿真、以确保所有端点的时钟都是干净的。
此外、您还可以验证来自相应数据表的设置/保持与 tdmin/tdmax 是否一致、以便在考虑时钟的路由长度的情况下提供足够的运行裕度。 由于这是一个相对较慢的接口、因此应该可以。
此致、
Kyle