[参考译文] AM3358：具有 FPGA 的 GPMC 接口

&GPMC｛
status ="确定"；
pinctrl-names ="默认值"；
pinctrl-0 =<&SRAM_X16_default>；
范围=<0 0x08000000 0x01000000>；
FPGA@0、0｛
compatible ="MTD-ram"；
reg =<0 0x1000000>；// CS0、base_address、size of NOR

bank-width =<2>；// 16位
GPMC、device-width =<2>；// 16位
GPMC、mux-add-data =<2>；//地址数据多路复用

// GPIMC_cs
=<2ns；//相应的 GPMC_CLMC_s = GPMC_ns-ns； //从开始周期开始的有效时间
GPMC、cs-rd-off-ns =<186>；//从开始周期开始的时间开始的无效时间读访问
GPMC、cs-wr-off-ns =<186>；//从开始周期开始的失效时间开始写入访问//

ADV 信号时序(
与 GPMC_FCLK 相对应的 ADC_ADV)= GPIOn GPMC_3ns； //从开始周期开始的有效时间
GPMC、Adv-rd-Off-ns =<48>；//从开始周期开始的时间开始的无效时间读访问
GPMC、adv-wr-off-ns =<48>；//从开始周期开始的失效时间开始写入访问

// OE 信号时序(对应于 GPMC_FCLK 的 GPMC_CONK)
= 54ns； //从开始周期开始的有效时间
GPMC、OE-OFF-ns =<168>；//从开始周期开始的失效时间

// WE 信号时序(GPMC_FCLK 的 num)对应于 GPMC_CONFIG4
GPMC、WE-ON-ns =<54>；//从开始周期开始的有效时间
GPMC、WE-OFF-ns = 168ns； //从开始周期时间开始失效的时间

//与 GPMC_CONFIG5
GPMC 对应的访问时间和周期时间计时(GPMC_FCLK 的数量)，第-cycle-ns =<186>；//开始周期时间和第一个数据有效
GPMC 之间的延迟，电源周期-ns =<186>；//总写入周期时间
GPMC，<114-ns = GPMC<114>；
GPMC-ns =<114-ns；GPMC-ns =<114-ns //多个访问中连续字之间的延迟

//访问时间和周期时间时序(GPMC_FCLK 的数量)对应于 GPMC_CONFIG6
GPMC、总线翻转-ns =<12>； //两次连续访问之间的总线周转延迟
//到同一芯片选择(读取到写入)或不同
//芯片选择(读取到读取到写入)

GPMC、cycle2cycle-delay-ns =<18>；//芯片选择两次连续访问之间的高脉冲延迟
GPMC、wr-data-mux-bus-ns =<90>； //确定
在哪个 GPMC.FCLK 上升沿上、//同步突发写入的第一个数据在添加/数据多路复用总线中被驱动。
GPMC、wr-access-ns =<186>；//从 StartAccessTime 到相应的 GPMC.FCLK 上升沿的延迟
//连接的存储器用于首次数据采集的 GPMC.CLK 上升沿。
GPMC、cycle2cycle-samecsen；//在对同一芯片选择(任何访问类型)的两次连续访问之间添加 Cyclle2CyclleDelay
；GPMC、cycle2cycle-diffcsen；//在对不同芯片选择(任何访问类型)的两次连续访问之间添加 Cyclle2CyclleDelay

GPMC、等待读取="false"；
GPMC、写入等待="false"；
GPMC、SYNC-READ ="真"；
GPMC、SYNC-WRITE ="真"；

#address-cells =<1>；
#size-cells =<1>；
｝；
｝；