[参考译文] AM3352：将控制台从 UART0更改为 UART1

宫崎-圣

[引用 user="Takayuki Miyazaki"]将 AM335x 上的默认调试控制台从 UART0更改为 UART1。

E2E 博文 中有一个说明(包括补丁)、其中显示了在 AM335x 上更改 U-Boot 和 Linux 中的控制台 UART 时需要进行修改的确切位置：https://e2e.ti.com/support/processors/f/791/p/905798/3349581#3349581

AM335x U-Boot 板端口指南中的"自定义控制台 UART 设置"部分也讨论了此主题、该指南位于 ：https://software-dl.ti.com/processor-sdk-linux/esd/docs/06_03_00_106/AM335X/linux/How_to_Guides/Board_Port/U-Boot.html

[报价用户="Takayuki Miyazaki"]客户正在尝试使用子板上的 J10连接器与 AM335xGP-EVM[/报价]进行 UART1通信

需要仔细检查的一些事项：

• 需要在 DTS 中将 UART1设置为 status ="确定"以启用它
• 确保引脚多路复用器与电路板/连接相匹配(如果将原始 AM335x EVM 与  AM335x-EVM.dts 配合使用)
• 通过执行回波测试>/dev/ttyS1、尝试在 Linux 中将某些内容直接输出到 UART 器件

此致、Andreas

您好、Andreas、

关于 UART1通信、我收到了客户的反馈。 客户尚未解决此问题。 客户确认如下。

>1. 需要在 DTS 中将 UART1设置为 status ="确定"以启用它

AM335x-EVM.dts 中 UART1的客户确认状态="正常"

>2. 确保引脚多路复用器与电路板/连接相匹配(如果将原始 AM335x EVM 与 AM335x-EVM.dts 配合使用)

客户认为这没有任何问题。

uart1_Pins：pinmux_uart1_Pins｛

pinctrl-single、pins =<

AM33XX_IOPAD (0x978、PIN_INPUT | MUX_MODE0)

AM33XX_IOPAD (0x97C、PIN_OUTPUT 下拉| MUX_MODE0)

AM33XX_IOPAD (0x980、PIN_MODE0



)| AM33XX_OUTPLUX_OUTPLU_MODE0 | AM33UX_OUTPLUX_OUTPLUM_0 | AM33UX_OUTPLUM_0_MODEV | AM33UX_OUTPLUM_OUTPLUG_PUT_MODEV

之后、客户执行了"回音测试>/dev/ttyS1 "、但仍然失败。 还有其他检查点吗？

尽管我尝试检查子板原理图、但由于 Orcad 文件、我能够检查它。   如果您再次分享您的建议、我们将不胜感激。  

此致、

宫崎

宫崎-圣

[引用 user="Takayuki Miyazaki"]之后，客户执行了“echo Test >/dev/ttyS1”，但仍然失败。 是否还有其他检查点？

客户在哪里尝试连接到 UART1信号(AM335X_UART1_TXD @焊球 D15、 AM335X_UART1_RXD @焊球 D16)？ 查看 https://processors.wiki.ti.com/index.php/AM335x_General_Purpose_EVM_HW_User_Guide 上的文档 、在不对电路板进行修改的情况下似乎无法轻松访问这些信号、尽管人们似乎可以轻松地将这些信号路由到其他 DB9连接器之一。 此 E2E 帖子证实了： https://e2e.ti.com/support/processors/f/791/t/550858?AM335x-GP-EVM-profile-for-UART1

您可以执行以下操作：

1. 在 CPU 板上安装 R225、R229、R232和 R236。 拆下 R354、R355、R356和 R357。 然后直接通过扩展连接器 J5访问(逻辑电平) UART 信号。 然后、子板连接器 J10上还应提供这些引脚、如原理图所示(下面更多)。
2. 通过 COM 连接器(J11)访问 UART 信号(逻辑电平、并转换为1.8V)

此外、假设通过器件焊球 D15和 D16进行连接、DTS 文件看起来很好。

[引用 USER="Takayuki Miyazaki]]虽然我尝试检查子板原理图、但由于 Orcad 文件、我能够检查它。   如果您再次分享您的建议、我们将不胜感激。[/引述]

附上了 PDF 版本的 AM335x GP 子板原理图。 我还提交了一份内部请求(参考文献： SUBARCTICAPPS-169)、要求将该 PDF 文档添加到官方 AM335x GP 子板原理图包(TI 文献编号 sprr165)中。

此致、Andreas

e2e.ti.com/.../am335x_5F00_gpevm_5F00_gpdboard_5F00_3h0001_5F00_schematic_5F00_rev1_5F00_2b.pdf

您好、Andreas、

此时我收到了客户的反馈。 客户似乎仍有问题。 我是说、客户无法确认子板连接器 J10上的 UART1信号。 客户能够确认子板连接器 J3上的 UART1信号。 但是、J3和 J10之间有 U43C (Altera EPM2210F324)。 这个 CPLD 似乎没有通过 UART1信号。 您能否详细说明客户如何配置？

BES 此致、

宫崎

宫崎-圣

[报价用户="Takayuki Miyazaki"]客户能够确认子板连接器 J3上的 UART1信号。 [/报价]

这是否意味着客户可以通过 J3接收/发送(逻辑电平) UART 数据？

[引用 USER="Takayuki Miyazaki]]但是 J3和 J10之间有 U43C (Altera EPM2210F324)。 此 CPLD 似乎没有传递 UART1信号。[/QUERP]

如果我正确地记住了我查看过的原理图、则表明信号路径中没有 FPGA。

客户使用哪种特定的电路板版本？ 应将其打印在基板和子板上。 了解了特定版本后、我将能够再次进行仔细检查。

此致、Andreas

尊敬的 Andreas：

是的、客户在修改电阻器后能够确认 J3连接器(子板)上的 UART1信号、正如您所建议的那样。 根据您之前(在上面的主题中)与我们共享的“am335x_gpevm_gpdboard_3h0001_Schemata_rev1_2b.pdf”，我注意到此电路板上有 FPGA。 这意味着、我相信子板的修订版本是 v1.2b。 就我尝试检查此原理图而言，我不认为 FPGA 有任何配置引脚。  

此致、

宫崎

尊敬的 Andreas：

感谢您的澄清。

虽然我还尝试在子板上查找 CPLD 的配置文件设置(DIP 开关 SW8)、但我无法找到详细信息。 但是、我找到了 CPLD 的 VHDL 源代码(https://processors.wiki.ti.com/index.php/AM335x_General_Purpose_EVM_CPLD)。 根据该源代码，我注意到 AM335X_UART1信号未连接到 UART1信号，而与配置引脚(配置文件设置)无关。 因此、如果可能、我建议客户使用一些蓝色导线将 UART1信号传输到 U15 (MAX3232E)。 我相信这是一种简单的方法。  我想等待客户的反馈。

此致、

宫崎

您好 、Andreas-San、

客户了解 这一点。 感谢你的建议。

此致、

宫崎