[参考译文] TMS320C6678：TMS320C6678 EMIF16异步存储器读取16建立时间和保持时间

非常感谢。

我发布此问题的原因是：

我已经查看了我的定制 TMS320C6678设计、EMIF16 BOOT NOR FLASH 是 Micron PC28F256P30。

"PC28F256P30数据表中的"--交流"阅读"规格"

查看参数“从第一个出现的地址、CE#或 OE#更改输出保持”，您可能会注意到可能没有足够的 TMS320C6678 OE 信号保持时间参考。

我还查看了我的定制 TMS320C6416T 设计、EMIFB 8位 ROM 引导 NOR 闪存是 Intel JS28F256J3C、裸信号连接到 NOR 闪存 OE 信号而不是 AOE 信号。

。

TMS320C6416T 数据表中的-异步存储器时序

TMS320C6416T 是信号、有设置时间和保持时间参考。

在 JS28F256J3C 数据表中—请阅读操作

参数“从地址、CEX 或 OE#更改输出保持(以先到者为准)”也表示 TMS320C6416T 的保持时间基准可能不够。

但这两种设计都能正常工作、并且不会遇到任何启动问题、因此这些年来已经生产了数百个电路板。

因此，我阅读了更多文档，例如“TMS320C6000 DSP 外部存储器接口(EMIF)”“外部存储器接口(EMIF16)用户指南”。

它们都提到、数据在保持周期开始(选通周期结束)和选通信号之前(TMS320C6678 OE 信号和 TMS320C6416T 是信号)在时钟上升沿同时采样、低电平到高电平转换。

因此、如果无法满足选通信号的保持时间基准、唯一合理的解释是可以满足时钟上升沿的保持时间基准。

我对这个很好奇。

您好、Xiao、

这是必须同步的异步接口的性质。  SoC 内部有一个基于 EMIF 模块时钟运行的状态机。  在读取期间、状态机根据编程添加延迟数、以确保满足设置时间。  然后、它将锁存数据并使用内部时钟边沿将 OE 设置为高电平。  当器件被表征时、保持时间被确定、这将确保所有数据位在所有条件下被正确锁存。  最后一部分很重要。  包括但不限于硅工艺、温度以及 IO 和内核电压的许多因素都会影响器件内部的时序。  保持时间规格定义了绝对最坏情况下所需的时间。  您的设计可能我从未看到过这种情况、但如果您这样做、并且您的设计不符合保持时间要求、则读取操作可能无法正确完成。  

请记住、保持时间取决于 OE 何时在 SoC 上变为高电平、何时读取数据在 SoC 上无效。  OE 信号必须从 SoC 传输到存储器件、存储器件必须做出反应、数据必须从存储器传输到 SoC。  这不是瞬时的。  尽管存储器的保持时间为零、但它不会在 OE 退出 SoC 时完全关闭。  还请记住、存储器规格中的保持时间定义为最小值为0nsec。 它们的规格中也内置了相同的裕度。  平均保持时间可能为1nsec、但它们不能保证这一点。

此致、Bill

谢谢、Bill。

因此、当 NOR 闪存无法提供足够的保持时间时、增加保持时间的最简单方法是通过布线布局增加一些传播延迟。

例如、TMS320C6678需要0.5ns 的保持时间。

布线布局的传播延迟约为0.5ns/2 = 0.25ns。

正确吗？