• 状态 Resolved
  • 已锁定 已锁定
  • 个回复 6 个回复
  • 名订阅用户 0 名订阅用户
  • 次查看 452 次查看
  • 用户 0 名在线用户
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] AM3351：eMMC 时序

admin
Guru**** 2013580 points
Other Parts Discussed in Thread: AM3351
请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/processors-group/processors/f/processors-forum/798314/am3351-emmc-timings

器件型号：AM3351

大家好、

目前、我们在设计中使用 AM3351 CPU、我们将 eMMC 存储器件连接到 AM3351的 MMC1端口(我们不从该器件引导)、eMMC 器件和接口由+3V3供电。

现在、从时序分析和测量中、我注意到在高速模式下、CPU 侧输入与 eMMC 存储器输出保持之间的保持时序存在时序问题。 eMMC 可能已更改其数据输出、而 CPU 仍希望数据有效。  

根据数据表、AM3351BZCEA30R 支持高达 MMC4.3的电流。 我们已连接一个符合 MMC5.0标准的 ISSI eMMC 器件(IS21ES04G)。 由于两个器件都支持 HS 模式、因此这两个器件应该彼此兼容。

AM3351的输入时序规格(数据表 SPRS717J)：  

MMC CPU timing specification

eMMC HS 时序规格：

eMMC HS timing specification

我从 TI FAE 获得了有关我的设计中的问题是 MMC 版本的信息。 但我研究了 JEDEC 4.3和5.0、我看不到 HS 模式时序差异、这将解决我的问题。 (这是在我在 E2E 上在线发布我的问题之前。)

我的问题是、这是一个已知问题、还是我在分析中忽略了某个问题？ 此外、如果我没有忽略任何内容、我应该如何处理此问题？ (当然、有标准模式可解决此问题、但我们也会损失一半的速度、这当然是完全不可取的。)

谢谢你。

f.素食者

  • 0
    TI__Guru**** 2013580 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    我认为您不考虑 PCB 布线插入的延迟。 在设计 PCB 之前、应完成这种类型的时序分析、在该 PCB 中、通过信号布线中的延迟进行时序调整。

     

    在这种情况下、AM3351器件的 MMC1 DAT 和 CMD 输入的最短保持时间为3.76ns、运行于高速模式下的 eMMC 器件的最小输出延迟应为2.5ns。 如果“针对 CLK 信号的处理器到 eMMC 器件”和“针对 DAT 和 CMD 信号的 eMMC 器件到处理器”的组合 PCB 布线延迟为0ns，则这将导致保持时间违反1.26ns。 但是、这并不实用。 您的 PCB 设计应具有大于1.26ns 的两条信号路径组合延迟。 如果是、这将防止违反处理器 DAT 和 CMD 输入的保持时间。

     

    此致、

    Paul

  • 0
    TI__Guru**** 2013580 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    尊敬的 Paul：

    感谢您提供信息。 我同意这样一个事实，即我们的迹线确实存在实际延迟。

    首先、我想知道最坏情况下的保持时间。 我们将 MMC0和1与 AM3351搭配使用、其温度范围为-40至105摄氏度。
    因此、使用"所有其他温度范围"是否正确、这会降低 MMC0 - 2.52ns 和 MMC1 - 3.03ns 的要求？

    在使用最坏情况(1.26ns)所需的保持计时时、我们需要至少18cm 的布线长度(使用70ps/cm)、因此如果我没有弄错、CPU 和 eMMC 器件之间至少有9.5cm 的布线长度是您的意思？

    此致、

    Francois。

  • 0
    TI__Guru**** 2013580 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    所需的距离会 因 PCB 设计中的传播延迟而略有差异。   对于  基于 FR4的 PCB、使用每英寸167ps 的近似延迟、我得到的值为9.6cm。  因此 、除非您的 PCB 具有比典型 PCB 更快的传播延迟、否则您应该可以使用该距离。

    此致、
    Paul

  • 0
    TI__Guru**** 2013580 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    我忘了说、您需要了解这种长信号布线对设置时间的影响。 您可能会发现用于解决保持时间违例问题的长信号布线可能会限制最大工作频率。
  • 0
    TI__Guru**** 2013580 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    我发送了最后一份回复、但没有查看 eMMC 标准和数据表值。 在48MHz 时、似乎有大约3.8ns 的设置时间裕度。 不过、我注意到 AM335x 器件不会通过匹配的长度信号布线为 eMMC 器件保持时间提供任何裕量。 因此、您需要确保 CLK 信号路径的传播延迟小于或等于 DAT 和 CMD 信号路径的传播延迟。

    此致、
    Paul
  • 0
    TI__Guru**** 2013580 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    忘记回答您的第一个问题。

    是的、-40至105的温度范围允许您使用与"所有其他温度范围"相关的行中定义的值。

    此致、
    Paul