[参考译文] AM5728：DDR3合规性测试失败

您能否分享通过 EMIF 工具获取的 DRAM 器件、原理图和 DDR 配置的更多详细信息、以便进一步对此进行调试？ 此外，如果您有 DDR 合规性报告，请执行 fwd。 美国。 如果无法在论坛上分享这些内容、请告知我们、以便我们与您联系。

此致、Siva

您好、Siva、

感谢您的友好支持。

我们的客户使用 AM57xx EMIF 工具计算的值进行了确认、但 tWPRE 时序与之前的测量结果没有什么不同。

他们有以下问题。

在 AM5718的 IBIS 模型中、DQS 缓冲器的内部电路如下
似乎有一个将内部 DQS 输出到外部的使能信号。

调整时序以放置该使能信号、如下所示 DQS
tWPRE 是否会在上升开始时不会增加？
请告诉我是否有寄存器来设置插入该使能信号的时序。

此致、
新义郎

Tsuda－San

我要检查这个。 结果是否与之前的报告完全相同？

此致、Siva

Tsuda－San

请参阅随附的 PDF。 我怀疑您使用的是正确的 DQS 边沿来计算 tWPRE 吗？ 您能否缩小并检查突发并查看您是否正在使用右 DQS 边沿。 如果没有、请按照 PDF 中的指示调整测量值、并查看测量值是否符合规格。

此致、Siva

e2e.ti.com/.../tWRPRE-Update-.pdf

您好、Siva、

感谢您的各种支持。

根据您的回答、添加并测量了 DQ1、结果确认 tWPRE 的时间是不同的。
有关详细信息、请参阅以下内容。
我们有以下两个问题。
① tWPRE 的时序由哪个红色和蓝色表示？
②对于 tWPRE、DQS 在原始写前导码周期之前启动高/低开关操作是否符合 AM57xx 的规范？

测量结果：
波形颜色如下所示。
黄色：CK
蓝色：DQS
绿色：DQ 1
写入时、将所有数据写为高电平

此致、
新义郎

Tsuda－San

请参阅 下面的快照。 基本上、应该测量 tWPRE -基本而言、在 DRAM 的实际写入 DQ 输入之前的一个时钟周期是您应该测量 tWPRE 的时间。 根据您的示波器捕获、我无法确定何时向 DRAM 发送实际写入命令以确定用于 tWPRE 测量的正确时钟边沿。 请参阅 您的存储器数据表 、其中应提供有关如何针对不同场景测量 tWPRE 的信息。

Tsuda－San

请参阅 下面的快照。 基本上、 在将 DQ 输入实际写入 DRAM 之前的一个时钟周期是您应该测量 tWPRE 的时间。 根据您的示波器捕获、我无法确定何时向 DRAM 发送实际写入命令以确定用于 tWPRE 测量的正确时钟边沿。 请参阅 您的存储器数据表 、其中应提供有关如何针对不同场景测量 tWPRE 的信息。

此致、Siva

您好、Siva、

感谢您的快速回复。

此时的故障问题是由正确的 tWPRE 之前的 DQS 信号变化引起的、测量仪器将该变化视为 tWPRE。
您能告诉我以下问题的答案吗？

对于 tWPRE、DQS 是否在原始写入前导码周期之前启动高/低开关操作？是 AM57xx 的规范吗？

此致、
新义郎

您好、Siva、

感谢您的各种支持。

我们的客户还添加了我们的信号并对其进行了测量。
根据结果、初始波形变化似乎为 tWPRE。

从 WL=AL+CWL=0+6=6、18.8nsx6=11.28ns 从发出写入命令到输出写入数据。
(工作频率为532MHz)
在波形上、该时间大致匹配从 We=L 到 DQS 的前导上升波形的时间。

似乎未观察到 DDR3L tWPRE 的最小值0.9 * tck 或更高的时序。 有关详细信息、请查看以下内容。
是否可以控制这个 tWPRE 的时序？
是否可以使用 PHY 寄存器对其进行调整？
据说我们的客户需要测量的波形数据。
是否可以做出响应？

此致、
新义郎

很抱歉耽误你的时间... Siva 正在处理它...

Tsuda－San

[引用用户="shigehiro Tsuda "]

我们的客户还添加了我们的信号并对其进行了测量。
根据结果、初始波形变化似乎为 tWPRE。

[/报价]

感谢您确认这一点。 因此、tWPRE 的初始测量看起来是准确的、并使用正确的 DQS 边沿。

[引用用户="shigehiro Tsuda "]

从 WL=AL+CWL=0+6=6、18.8nsx6=11.28ns 从发出写入命令到输出写入数据。
(工作频率为532MHz)
在波形上、该时间大致匹配从 We=L 到 DQS 的前导上升波形的时间。

[/报价]

好的。 我同意。

[引用用户="shigehiro Tsuda "]

似乎未观察到 DDR3L tWPRE 的最小值0.9 * tck 或更高的时序。 有关详细信息、请查看以下内容。
是否可以控制这个 tWPRE 的时序？
是否可以使用 PHY 寄存器对其进行调整？
据说我们的客户需要测量的波形数据。
是否可以做出响应？

[/报价]

确认正确的 DQS 边沿后、您是否表示根据原始测量值不满足最小 tWPRE？ 我还查看了您发送的报告、并提出了以下建议。

我认为没有任何可通过 PHY 寄存器调整的时序参数来调整 tWPRE 时序。 我不明白客户的需求。 客户希望获得哪些测量波形数据？ 请您澄清一下。

您能否检查 以下内容？

－调整数据驱动强度和 SDRAM ODT 设置，查看结果是否有差异？

－您是否正在使用 SDRAM 的动态 ODT？ 如果是、您可以禁用动态 ODT 并查看是否有差异？

-布局是否满足所有数据表要求？

此致、Siva

Tsuda－San

[引用用户="shigehiro Tsuda "]

我们的客户还添加了我们的信号并对其进行了测量。
根据结果、初始波形变化似乎为 tWPRE。

[/报价]

感谢您确认这一点。 因此、tWPRE 的初始测量看起来是准确的、并使用正确的 DQS 边沿。

[引用用户="shigehiro Tsuda "]

从 WL=AL+CWL=0+6=6、18.8nsx6=11.28ns 从发出写入命令到输出写入数据。
(工作频率为532MHz)
在波形上、该时间大致匹配从 We=L 到 DQS 的前导上升波形的时间。

[/报价]

好的。 我同意。

[引用用户="shigehiro Tsuda "]

似乎未观察到 DDR3L tWPRE 的最小值0.9 * tck 或更高的时序。 有关详细信息、请查看以下内容。
是否可以控制这个 tWPRE 的时序？
是否可以使用 PHY 寄存器对其进行调整？
据说我们的客户需要测量的波形数据。
是否可以做出响应？

[/报价]

确认正确的 DQS 边沿后、您是否表示根据原始测量值不满足最小 tWPRE？ 我还查看了您发送的报告、并提出了以下建议。

-您是否使用合适的 FET 探头来获得所有测量结果？ 我还想知道、由于差值大约为几十 ps、如果这是由任何测量误差引起的

-此特定故障是否会导致实际 DRAM 行为中的任何问题？

-您是否注意到仅在532MHz DDR 时钟速度时发生这种情况，或者在较低速度时发生这种情况？ 如果您没有尝试较低的速度、能否检查您是否发现类似的行为？

我认为没有任何可通过 PHY 寄存器调整的时序参数来调整 tWPRE 时序。 我不明白客户的需求。 客户希望获得哪些测量波形数据？ 请您澄清一下。

您还可以检查 以下内容吗？

－调整数据驱动强度和 SDRAM ODT 设置，查看结果是否有差异？

－您是否正在使用 SDRAM 的动态 ODT？ 如果是、您可以禁用动态 ODT 并查看是否有差异？

-布局是否满足所有数据表要求？

此致、Siva