• 状态 Resolved
  • 已锁定 已锁定
  • 回复 4 回复
  • 订户 0 订户
  • 视图 460 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] 66AK2L06：66AK2L06

admin
Guru**** 2551110 points
Other Parts Discussed in Thread: RFSDK, ADC32RF80, DAC38J84

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/processors-group/processors/f/processors-forum/594961/66ak2l06-66ak2l06

器件型号：66AK2L06
主题中讨论的其他器件： RFSDK、 TCI6630K2L、 DAC38J84、 ADC32RF80

SPRS930指定 DFE 标称最大频率为368.64MHz、因此在 SPRY293中、它声称它可以将736 MHz 实际数据处理为368 MHz IQ 输入。 但是、在 SPRUHX8A 文档中、它指出来自 RX 子块的 RX 输出格式器将交错 IQ 数据、而 DDUC 将 IQ 数据处理为交错格式(第41、23.1页)。 这是否意味着一对 IQ 至少需要两个 DFE 周期、因此 IQ 的最大输入速率实际上限制为184MHZ、因此实际数据为368MHZ？

2. DFE PLL 是否可以配置为368.64或245.76M 以外的不同速率？

3. RX 块中的 F1、F2抽取器是什么类型的滤波器？ 我们如何配置 F1和 F2？ (2.10.6中未提及相关 API)是否可以对其进行调整、或者是否具有可切断固定带宽的固定通带？

2.6.1中提到 CDFR 具有4个输出流、具有独特的并行 IQ DPD 输出流。 这四个流到底是什么？ 从下面的方框图中可以看出、4的每个流都是1或2 IQ 交错 TX 流的组合、因此它们在一组2中大声说出相同的天线组合 TX 流。 它们是否来自 CFR 的前/后 CFR 子功能块？

它提到了一些 DFE 功能块的硬件寄存器设置。 是否有任何文档包含寄存器映射列表？

6.在哪里可以找到 DFE API 设置的 API 手册？

  • 0
    TI__Guru**** 2551110 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    您好！

    我已通知雷达团队。 他们的反馈将直接发布在此处。

    此致、
    Yordan
  • 0
    TI__Guru**** 2551110 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    非常感谢、Yordan

    顺便说一下，我们还想知道 66AK2L06是否能够支持测量 160MHz 占用带宽 ？

  • 0
    TI__Guru**** 2551110 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好、尝试回答前两个问题、然后回答添加的问题。

    a) DFE PLL 和 SYSREF 逻辑块编程支持245.76Mhz (PLL 983.04Mhz)和368.64Mhz (PLL 737.28Mhz)的 DFE 使用率。

      可作为工具之一请求的 RFSDK 包含 IQNet、DFE、DFEPLL 和 Sysref Logic 以及 Serdes 的示例和编程。

    b)可以配置 Tx 和 Rx 以进行处理。  在大多数情况下、客户选择无线电选择、从 RFSDK 中选择用例并开发其应用。  有些第三方开发人员可以添加用于软件支持的用例。

    C) JESD 串行器/解串器支持高达7.3828Gbps 的 DFE、当实际样本在两个通道上拆分时、该器件可对1 Rx 进行特殊通道处理。  ADC 输出采样率为737.28Msps、以奇数甚至368.64Msps 的2通道输出。  Rx 模块具有特殊格式、可使用 Rx-R2C 模块将737.28Msps 实数转换为368.64Msps 复数。

    DFE 用户指南对此进行了讨论、该指南可从 TCI6630K2L 或66AK2L06网页下载。  注意：RFDSK 中的实现不是实数、偶数的标准项目。  有一些使用设计1或设计4相邻市场设计的示例、这些设计具有368.64Msps 复杂采样率。

    d)与160MSPS 占用带宽相关。  DFE 与 IQN 通信以获取基带数据。  在设计4邻接市场设计中、您可以找到参考

    在66Ak2L06下、使用 DAC38J84和 ADC32RF80、对1个复数流进行特殊处理、该复数流速率为368.64Msps、由两个基带载波92.16Msps IQ 速率构成、这两个载波将被混合并汇总为368.64Msps 复数速率。   

    虽然基带 IQ 速率不是160MSPS、但如果您可以将感兴趣的信号分散在两个70MHz IQ 载波(用于 Tx)和两个用于 Rx)之间。  您可以通过 JESD 信道环回、66AK2L06 EVM 和 RFSDK 来尝试此操作。

    - (设计4参考) www.ti.com/.../tidep0081

    此致、

    Joe Quintal

  • 0
    TI__Guru**** 2551110 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    感谢你的答复

    是的、我们已经研究了 tidu946a 的内容 、并认为该结构不能满足我们对160MHz 占用带宽的要求(设计在最大计算频率下为150MHz)

    我们还期待着其他问题的答案；我们高度赞赏你对这一问题的直接答复。