请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
器件型号：DRA750 工具/软件：Linux
大家好、
我们有自定义子板+自定义 DRA752 CPU 模块板，带有 uboot 2014.07，采用 glsdk 7.03.00.3格式，但我们的某些 CPU 模块通过 MP 行进行筛选，效果很差。
由于这些 CPU 模块无法成功启动、我们添加了一些调试消息和完整日志、如下所示：
U-Boot SPL 2014.07 (2017年5月26日- 10：37：03) 在 prcm_init 之前、在 DO_IO_SETTINGS 之前、DRA752-GP ES2.0 |-before enable_basic_clocks 启用时钟域- 4a009700 启用时钟域- 4a008300 启用时钟域- 4a008d00 启用时钟域- 4a0093c0 启用时钟域- 4a008700 启用时钟模块- 4a008728 启用时钟模块- 4a008b30 启用时钟 模块4a008b30启用时钟模块4a0038启用时钟模块 - 4a008d20 使能时钟模块- 4a07838 使能时钟模块- 4a009760 使能时钟模块- 4a009768 使能时 钟模块- 4a009778 使能时钟模块- 4a009780 使能时钟模块- 4a009810 使能时钟模块- 4a009818 使能时钟模块- 4a008778 使能时钟模块启用时钟模块 - 4a008780 使能时钟模块- 4a007840 使能时钟模块- 4a009328 使能时钟模块- 4a009738 使能时钟模块- 4a007830 使能时钟模块- 4a009850 使能时钟模块- 4a0097a0使能时钟模块- 4a0093d0使能 时钟模块- 4a0038使能时钟模块- 4a0038域 - 4a009700 启用时钟域- 4a009300 启用时钟域- 4a008b00 启用时钟域- 4a008d00 启用时钟域- 4a0093c0 启用时钟域- 4a008700 timer_init 之前 |-before scale_vcore |-before vcorese->core optimize_VCORE_VOLTAGE ：efuse 0x4a0025f4 bits=16 Vnom=1030、使用 efuse 值1045 |-before core DO：scale_VCORE：VOLT - 1045 offset_code - 0x3D |-重新校准之前_iodelay |-before __re重 校准_iodelay |-calibrate_iodelay 之前 隔离_IO 之前 |-隔离= 1. |- WAIT_ON_Value1 |- WAIT_ON_VALUE11CBBBBBKWAIT_ON_VALUE12 |- WAIT_ON_VALUE13 |- WAIT_ON_VALUE2 IODELAY：IO 延迟重校准成功完成 |-before vcorese->MPU optimize_VCORE_VOLTAGE ：efuse 0x4a003b20 bits=16 Vnom=1090、使用 efuse 值1070 |-before MPU DO：SCALE_VCORE：VOLT - 1070 OFFSET_CODE - 0x3f |- ABB 设置之前 |- mm 前 |- mm 前 |-before GPU optimize_VCORE_VOLTAGE：efuse 0x4a003b10 bits=16 Vnom=1250、使用 efuse 值1075 |-before GPU DO 比例_ VCORE：VOLT - 1075 OFFSET_CODE - 0x40 |-eve optimize_VCORE_VOLTAGE：efuse 0x4a0025e0 bits=16 Vnom=1060、使用 efuse 值990 |-在前执行 DE_SCALE_VCORE：VOLT - 990 OFFSET_CODE - 0x37 |-before iva optimize_VCORE_VOLTAGE：efuse 0x4a0025cc bits=16 Vnom=1060、使用 efuse 值1005 |-在 IVA DO_SCALE_VCORE：VOLT - 1005 OFFSET_CODE - 0x39 |-在 setup_dplls setup_dplls 内核 DPLL 锁定、但不适用于理想情况 M = 277、N = 4值、当前值为 M = 1330、N= 23 之前 Core[4a005120] DPLL WAIT_OR_TO_LOCK 内核 DPLL 根据 DPLL 配置、已锁定 但不适用于理想的 M = 20、N = 0值、电流值为 M = 1280、N = jRIKW$Y+MX8140] DPLL WAIT_TO_LOCK (根据 DPLL 锁定 ) MPU DPLL 锁定、 但不适用于理想的 M = 625、N = 11值、当前值为 M = 1470、N= 23 (MPU[4a005160] DPLL WAIT_TO_LOCK 前)在 U[4a008180] DPLL WAIT_TO_LOCK 前锁定、在 DDR[4a005210] DPLL WAIT_TO_LOCK |之前锁定 MPU DPLL [4a008180] DPLL INIT_RE_SDRAM_REGRAM_RELEVE_0 (> SDRAM_INIT)之前<>SDRAM_INIT SDRAM_RET_RET_REGANT_RET_REGANT_REGANT_REGANT_ >DO_SDRAM_INIT() 4d000000 <<DO_SDRAM_INIT() 4d000000 SIZE_prog = 7f000000 ，maxsize=40000000，cn=10000000 i=28 GET_RAM_SIZE ()成功<<img RAM_INIT() spl_MMC_LOAD_image reading 7-EVM.Dspl_BOOT_DEVM-RATE.DPRAM=28 GE_RAM=RAM_RAM_RAM()成功读 操作系统错误
您能给我们一些调试的方向吗？ (这应该是硬件问题，但我们想知道哪个部分是 NG)
我期待你的答复，谢谢。
此致、
鲍伊·任
