[参考译文] 编译器/DRA756：能否在 J6中介绍硬件调平原则？

admin

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/processors-group/processors/f/processors-forum/597813/compiler-dra756-could-you-please-introduce-the-hardware-leveling-principle-at-j6

器件型号：DRA756

工具/软件：TI C/C++编译器

您好、专家：

我的客户关于 J6 DDR3内存控制有一些问题、请给我们一些建议。

问题1：在 TRM 15.3.4.8中、J6使用硬件调平。但它没有引入硬件调平方法。 DDR3硬件调平是否会将特殊数据模式写入 DDR IC 并读回数据、以填充写入调平寄存器、读取数据眼图调平寄存器和读取 DQS 调平寄存器？硬件调平是否会填充最大值、最小值、最佳值。 (寄存器位于0x4C00 0230 0x4C00 0280 0x4C00 0258 0x4C00 0208)

问题2：我们是否有文档介绍了如何仿真 DDR3的 DDR3眼图？客户希望模拟 DDR3信号完整性、但他们不知道如何使用 IBIS 模块。

我可以在 AvatarEMIFtool 中找到软件调平工作方法。但硬件调平没有给我们清晰的描述。

此致！

韩涛

8 年多前

0 admin 8 年多前

TI__Guru**** 2553450 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

您好！

我已将您的问题转交给 DDR 专家。

此致、
Yordan

0 admin 8 年多前

TI__Guru**** 2553450 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

您好！

Q1：硬件完全在 EMIF PHY 和 DDR 存储器之间进行矫正。 DDR3 JEDEC 标准(JESD79-3F)的第4.8节详细介绍了写入调平概念。对于读取调平、PHY 使 DDR 的多用途寄存器(MPR)能够读取预定义的图形。 DDR3 JEDEC 标准中也介绍了 MPR。硬件调平不会填充 EMIF_EXT_PHY_CONTRAING_*寄存器；但是，硬件调平返回的最佳值可以从 EMIF_PHY_STATUS_*寄存器中读取。如果启用了硬件调平、则 PHY 将使用从硬件调平而不是从 EMIF_EXT_PHY_CONTINL_*寄存器获得的 DLL 比率值。

Q2：我不知道 TI 提供的任何说明如何仿真 EMIF 接口的文档；但是、第三方软件可用于使用 IBIS 模型仿真 EMIF 接口。

此致、
Kevin

0 admin 8 年多前

TI__Guru**** 2553450 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

尊敬的 Kevin：

感谢您的建议。

关于 Q2：IBIS 模块我找到了一个关于它的 APN。也许其他人可以使用此 APN。(www.ti.com/.../spra839a.pdf)

此致！

韩涛

处理器（参考译文帖）

处理器（参考译文帖）(Read Only)

[参考译文] 编译器/DRA756：能否在 J6中介绍硬件调平原则？