你(们)好
我的用例是同时对1080p30和 PAL 视频进行编码。 我们希望将 DM8148与 DVR RDK 配合使用。 DM8148提供3种型号、如 OPP100、OPP120、OPP160。 OPP100是否足以满足我的用例要求??
此致、
Pranay Kumar
This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
你(们)好
我的用例是同时对1080p30和 PAL 视频进行编码。 我们希望将 DM8148与 DVR RDK 配合使用。 DM8148提供3种型号、如 OPP100、OPP120、OPP160。 OPP100是否足以满足我的用例要求??
此致、
Pranay Kumar
Kashetty、您好!
我认为 OPP100应该足以满足您的用例要求。 请参阅以下 wiki 页面:
processors.wiki.ti.com/.../TI81XX_PSP_04.04.00.02_Feature_Performance_Guide
processors.wiki.ti.com/.../TI811X-HDVPSS-01.00.01.44_Feature_Performance_Guide
性能测试以 OPP100运行、请参阅默认时钟速率:
processors.wiki.ti.com/.../TI81XX_PSP_04.04.00.02_Feature_Performance_Guide
频率为600MHz 的 Cortex-A8 ARM:
/osc0_CLKIN_ck / arm_DPLL_CLKIN_ck / arm_DPLL_ck / MPU_ck /速率=> 600000000
200MHz 的 SGX 图形:
/osc0_CLKIN_CK/SGX_DPLL_CLK/RATE => 20000000
200MHz 时的 HDVPSS:
/osc0_CLKIN_ck / hdvpss_DPLL_ck / hdvpss_proc_fck /速率=> 20000000
/osc0_CLKIN_ck / video/video1_DPLL_CLKIN_ck / video1_DPLL_ck / hd_venc_g_ck / rate => 20000000
./osc0_CLKIN_ck / HDMI_DPLL_CLKIN_ck / HDMI_DPLL_ck / HDMI_DPLL_muxout_ck / hd_venc_d_d/ck /速率=> 20000000
400MHz 下的 DDR3:
/osc0_CLKIN_ck / DDR_DPLL_CLKIN_ck / DDR_DPLL_ck / ddr0_phy_fck /速率=> 400000000
400MHz 下的 ISS:
/osc0_CLKIN_ck / iss_DPLL_ck / iss_ick/rate => 400000000
500MHz 时的 DSP:
/osc0_CLKIN_CK/DSP_DPLL_CK/gem Fck/Rate => 500000000
在 OPP120 (306MHz)下似乎仅使用 HDVICP2:
/osc0_CLKIN_ck / hdvicp_DPLL_ck / sysclk3_ck / ivahd0_ck /速率=> 306000000
另请参阅以下 e2e 线程:
e2e.ti.com/.../201966
此致、
帕维尔
[引述 USER="kashetty pranay Kumar 的说法]为了测试 OPP100是否能够满足我们的使用情况、我在当前项目中将 HDVICP 的频率修改为266 MHz (OPP 100)。 我没有修改 ARM、DDR 和 VPSS 的频率。 [/报价]
您的意思是 OPP100上有 HDVICP2、OPP166上有 ARM/DSP 吗? 如果是、则不支持这种组合、请参阅 DM814x 数据表、表7-5。 支持的 OPP 组合
[引用 user="kashetty pranay Kumar"]当我将 HDVICP 的频率改回解码器(到440 MHz)
对于 CYE1器件(TMS320DM8148CCYE1)、对于 OPP166、HDVICP2可在410MHz 的最大频率下运行、请参阅 DM814x 数据表、表7-4。 器件工作点(opps)
[引用 user="kashetty pranay Kumar ]1. 我的实验中是否有任何问题?
这些问题在上面进行了注释
[引用 user="kashetty pranay Kumar ]2. 是否有任何延迟累积的想法?
由于 HDVICP2频率较低、还有什么其他可能呢?
此致、
帕维尔