This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] TMS320DM8168:有关触发 WDT 复位时 WD_OUT 高电平周期的问题

Guru**** 2551110 points


请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/processors-group/processors/f/processors-forum/606158/tms320dm8168-quesiton-about-the-high-period-of-wd_out-when-wdt-reset-is-triggered

器件型号:TMS320DM8168

您好!

我的客户发现、当触发 WDT 复位时、WD_OUT 引脚的高电平周期小于1us。

在 DM816x TRM 中、WDT 的功能时钟源为32kHz。 因此、即使在预分频器设为1 (WDT_WCLR[4:2] PTV 位=0)时、周期也应该是毫秒级。

我的客户也尝试更改 PTV 位的值、但似乎没有更改 WD_OUT 的高电平周期。 客户在设置 PVT 和启用预分频器之前禁用 WDT、然后启用 WDT 以触发 WDT 复位。

您是否想告知为什么 WD_OUT 的高周期如此短(小于1us)? 如何增加 DM816x 上的高电平周期?

我检查了另一篇文章  、由于不同的输出引脚、DM814x 的方法似乎不适用于 DM816x。

谢谢、

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    尊敬的 Chris:

    查看以下 e2e 线程是否将提供帮助:

    e2e.ti.com/.../1758192

    此致、
    帕维尔
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    Pavel、

    我的帖子中的链接似乎已中断、我指向同一个链接。 我已经检查过这个主题、但它无法回答我的问题。

    您是否愿意帮助再次检查?
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    Chris、

    我在 DM816x TRM 中进行了搜索、但找不到方法来增加 WD_OUT 脉冲持续时间。

    这1us 持续时间似乎基于 SYS_CLK/DEV_MXI/DEV_CLKIN (27MHz)、对于 POR 来说足够了。 您还可以尝试更改 WDT_FCLK/sysclk18/32kHz 和/或 WDT_ICLK/sysclk6/125MHz 频率、并查看 WD_OUT 脉冲持续时间是否会受到影响。

    为什么需要调整 WD_OUT 脉冲持续时间? 对于在 WDT 复位发生时复位外设、您可以使用 RSTOUTn 引脚、该引脚由 WDT 置为有效、其脉冲持续时间由 PRM_RSTTIME 寄存器控制。

    此致、
    帕维尔
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    Pavel、

    1.客户已检查 sysclk18、它可以是32kHz 或音频 PLL 时钟1。 但没有可配置音频 PLL 时钟1的寄存器。
    2.客户尝试更改 sysclk6,但没有影响。

    客户已经制作了自己的电路板、该电路板使用 WD_OUT 触发外部电路来重置整个系统、但由于消除了底部的抖动、他们增加了一个容量、该容量会由于短周期脉冲而影响 WD_OUT 信号。 因此、他们希望增加 WD_OUT 脉冲的高电平周期。

    如果有任何方法可以增加 WD_OUT 脉冲、您是否可以帮助再次检查?
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    [引用 user="Chris Meng]1. 客户已检查 sysclk18、它可以是32kHz 或音频 PLL 时钟1。 但没有可配置音频 PLL 时钟1的寄存器。[/quot]

    请参见 AUDIOPLL_x 寄存器。 请参阅 DM816x TRM 部分:

    1.10.3.1.4音频 PLL
    1.10.3.1.4.1更改 AUDIOPLL 频率的步骤
    1.16.1.2 PLL 控制寄存器


    [引用 user="Chris Meng"]客户已经制作了自己的电路板,该电路板使用 WD_OUT 触发外部电路来重置整个系统,但由于消除了底部的抖动,他们增加了一个容量,该容量会由于短周期脉冲而影响 WD_OUT 信号。

    您可以查看 DM816x TI EVM 中是如何完成此操作的。 另请参阅以下 wiki:

    [引用 user="Chris Meng"]如果有任何方法可以增加 WD_OUT 脉冲、您是否可以帮助再次检查?[/quot]

    我又检查了一次、但仍然找不到增加 WD_OUT 脉冲的 SW 方法。 您可以向 WD_OUT 引脚添加外部硬件、从而增加脉冲。

    此致、
    帕维尔

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Pavel、

    没有音频 PLL 时钟1的寄存器。 无 AudioPLL_FREQ1/AUDIOPLL_DIV1。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    Chris、

    正确。 似乎音频 PLL 时钟1 (sysclk18)固定为32KHz、无法更改。

    此致、
    帕维尔