• 状态 Resolved
  • 已锁定 已锁定
  • 回复 13 回复
  • 订户 0 订户
  • 视图 710 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] AM3352：GPMC 时序问题

admin
Guru**** 2563930 points
Other Parts Discussed in Thread: AM3352

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/processors-group/processors/f/processors-forum/594702/am3352-gpmc-timing-questions

器件型号：AM3352

您好！

我们使用 AM3352 GPMC 访问 FPGA (同步)、需要对进行一些澄清
GPMC 芯片选择 tw (csnV)时序。

我们无法理解同步多(突发)读取(图7-20)的原因
CSRDOFFTIME 被分成两个部分(CSRDOFFTIME0和 CSRDOFFTIME1)
而同步多(突发)写入(图7-22)有一个 CSWROFFTIME？

同步多(突发)读取：

同步多(突发)写入：

根据数据表"表7-22"、片选脉冲持续时间 tw (csnV)为
使用以下公式计算得出。
A =(CSRdOffTime–CSROnTime +(n–1)×PageBurstAccessTime)×(TimeParaGranularity + 1)×GPMC_FCLK

使用上面的等式、可以使用的差值来计算突发时间
CSOffTime 和 CSOnTime、我们相信这将是一个巨大的价值。
在实际设计中、我们需要遵循数据表计算和
TRM 手册(图7-20/图7-22)？

此致
库米

  • 0
    TI__Guru**** 2563930 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    您好！

    读取时序以这种方式显示、以强调支持不同的突发大小这一事实。
    请注意、此处的内部 GPMC_FCLK 用于计算、而不是外部 GPMC_CLK。 此外、此处的 CSRdOffTime 等于 TRM 中的 CSRDOFFTIME0、而 PageBurstAccessTime 等于 CSRDOFFTIME1。
  • 0
    TI__Guru**** 2563930 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    器件型号：AM3352

    您好！

    关于 AM335x GPMC 等待设置/保持时间。

    同步突发写入(图7-21)时序提到保持时间(F22)是
    在等待有效前等待为高电平时的保持时间、而建立时间(F21)为
    将 WAIT 置为有效后等待为高电平时的建立时间。如下所示。

    F21->建立时间、在输出时钟 GPMC_clk 高电平之前、输入等待 GPMC_WAIT[x]有效
    F22->保持时间、输出时钟 GPMC_clk 高电平之后、输入等待 GPMC_WAIT[x]有效



    但总的来说、我们认为设置和保持时间的概念是相反的。
    如下面的同步突发读取案例中所述(图7-18)。




    问题：
    如果我们希望在写入访问期间使用等待、是否需要等待
    在取消等待前保持高电平？

    此致
    库米

  • 0
    TI__Guru**** 2563930 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    如果通过取消置位、您意味着从高电平转换为低电平、则是。
  • 0
    TI__Guru**** 2563930 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    您好、Biser、

    感谢您的回答、

    将我的意思是禁用等待。

    我对同步突发写入有一点困惑(图7-21)、
    设置和保持时间看起来相反。 保持时间应在设置之后？

    此致
    库米
  • 0
    TI__Guru**** 2563930 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    我已要求工厂团队进行澄清。 他们将在这里发布。
  • 0
    TI__Guru**** 2563930 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好、Biser、

    谢谢你。

    关于芯片选择 tw (csnV)时序的第一个问题。

    CsWrOffTime (同步多写入图7-22)似乎是
    长于 CsRdOffTime 同步多个读取图7-20)。上图。

    CSRdOffTime (读取)不包括 PageBurstAccessTime、而 CsWrOffTime (写入)
    包括 PageBurstAccessTime。

    那么、与 CSRdOffTime 相比、CsWrOffTime 确实要长得多吗？
     在同步多(突发)写入的情况下、我们是否有任何参考用例？
    在 TRM 7.1.4用例中找不到。

    此致
    库米

  • 0
    TI__Guru**** 2563930 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    TRM 图仅用于说明。 对于时序计算、请使用数据表信息。
  • 0
    TI__Guru**** 2563930 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好、Biser、

    谢谢你。

    对此有一个澄清。
    总之、在计算 突发读取/写入的片选 tw (csnV)时序时、
    猝发读取或写入均包含"PageBurstAccessTime"、如公式所示？



    显示了从 TRM 中同步多路(突发)读取(图7-20)
    CSRdOffTime0的"PageBurstAccessTime"不能是 TRM 中的错误？



    很抱歉打扰您、我们的客户设计需要此信息。

    此致。
    库米

  • 0
    TI__Guru**** 2563930 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    是的、正确。
  • 0
    TI__Guru**** 2563930 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。


    您好、Biser、

    谢谢你。

    如果工厂团队有任何更新、请告知我
    有关上述设置和保持时间的问题。
    关于同步突发写入(图7-21)、以相反的顺序设置和保持时间。

    此致
    库米

  • 0
    TI__Guru**** 2563930 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    Kummi 的图7-18中似乎有错误。  F21实际上是 CLK 高电平转换前有效等待的建立时间。  F22是 CLK 高电平转换后有效等待的保持时间。  

    在图中、等待极性假定为低电平有效、这意味着等待信号的低电平表示数据未就绪。  在查看设置和保持计时时、这可能会有点令人困惑。  建立时间定义了 CLK 高电平转换之前指示数据有效所需的时间。  同样、保持时间定义了 CLK 高电平转换后指示有效数据所需的时间。

    我将在下一个数据表版本中修复图7-18。

    此致、

    James

  • 0
    TI__Guru**** 2563930 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    尊敬的 James：

    感谢您提供信息。

    我很抱歉，我们对你的评论感到困惑，我们以为是这样
    是图7-21中的一个错误、但您在图7-18中提到了该错误。
    请再次确认。

    正如我之前在帖子中所写的、图7-21首先显示了保持时间和
    建立时间、它与建立时间和保持时间概念的顺序相反。

    F22：保持时间、F21：建立时间


    此致
    库米

  • 0
    TI__Guru**** 2563930 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    Kummi、我同意这有点困惑、但图7-18是错误的。

    图7-21正确。 F22为保持时间、这意味着 GPMC_WAIT 必须在 F22时间内保持高电平、以便数据在该时钟边沿上被视为有效。 相反、F21是设置时间。 换句话说、为了使数据在该时钟边沿上被认为有效、GPMC_WAIT 必须在 F21时间内处于高电平。

    此致、
    James