[参考译文] DRA746：DRA746上 McSPI 的最大频率

admin

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

器件型号：DRA746

你(们)好

尽力而为。主模式下 McSPI 的频率高达48MHz、从模式下高达16MHz？

因为我们设计了 LGA 模块的直接测试(J6的 McSPI 到 J6的 McSPI)。

此测试方法是否可以验证 McSPI 的最大频率？

谢谢你。

0 admin 8 年多前

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

您好！

根据 TRM/DM、已验证48MHz。如果 PCB 布线布置得足够好(不是太长、没有不必要的过孔和弯曲)、则应该可以在48MHz 下运行 SPI。

此致、

STAN

0 admin 8 年多前

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

您好、Stan、

感谢您的回复、

如果 J6作为从器件、它还支持48MHz 频率吗？

0 admin 8 年多前

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

我认为它在从模式下没有什么不同。 SPI 模式(mode0/mode3)之间存在差异。数据手册 QSPI 部分对其进行了介绍。

0 admin 8 年多前

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

因为 DM 上的主设备和从设备之间有两种不同的 SPI 最小周期时间。

请参阅"表7-41。 SPI -主控模式的时序要求"和"表7-42. "SPRS950B–2015年12月–2016年11月修订版"上的 SPI -从模式时序要求。

这是我的误解吗？

0 admin 8 年多前

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

您好 Ben、
请接受我的道歉！由于48MHz 的边界、我错误地认为它是关于四路(QSPI)模块的。
数据表更新频率最高、因此您发布的是当前 McSPI 状态。即、您需要使用另一个支持48MHz 的从器件而非其他 J6来验证主器件(48MHz)。

此致、
STAN

处理器（参考译文帖）(Read Only)