This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] 66AK2G02:晶体负载电容公式

Guru**** 2543790 points


请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/processors-group/processors/f/processors-forum/603975/66ak2g02-crystal-load-capacitance-equations

器件型号:66AK2G02

大家好、

我尝试评论现有帖子、但我认为我应该打开一个新帖子、以确保它得到一些关注。

你们能评论一下数据表方程和 EVM 之间的差异吗、如下 一篇文章所述?  我的客户正在尝试最终确定他们的设计...

e2e.ti.com/.../593732

谢谢!

Brian

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    您好 Brian、

    我已将此事转发给设计专家。 他们的反馈应发布在此处。

    BR
    Tsvetolin Shulev
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好 Brian、

    有几个因素导致了所选的值。 与大多数 EVM 一样、电路板是在提供最终文档之前设计的。 这决定了晶体的选择、因为 PCB 上使用的封装尺寸。 数据表中的公式根据所安装晶体的负载给出了理想的 CL 值。  表5-5指定了 CL 的最大值为24pF。  我们选择的值应尽可能接近计算值、但不超过 CL 最大规格。

    此致、

    Bill

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    因此、我想您说的是继续、相信数据表方程具有最高优先级。 您能否确认以下两项陈述是否正确?:

     表5-5中的 CL 规范并未涉及晶体负载电容、而是定义 CF1和 CF2的重复规范、就像表5-13一样。

    2.如果您使用图5-7中的公式以及表5-13中的 CF1和 CF2规格、则:

    将 cf1/cf2 min 12pF 代入方程式可得到6pF 晶体负载电容

    将 CF1/CF2最大值24pF 插入方程可得到12pF 的晶体负载电容

    因此、EVM 上的晶体在技术上超出规格、我们需要粘附负载电容在6pF-12pF 之间的晶体

    谢谢、

    Brian

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好 Brian、

    正确的、表5-5指定了 CF1和 CF2的限制。  我将与数据手册所有者核实这是否应合并。 晶体超出规格、但公式还应包括与 PCB 布局相关的杂散电容。 (CL =(C1 * C2)/(C1 + C2)+杂散)。 通常、杂散电容的值相当低。 这会使您的距离稍微增大。

    此致、

    Bill