请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
主题中讨论的其他器件:TVP7002工具/软件:Linux
当我使用 DVRRDK4.0封装时、链路是电容编码、2通道、8位、仅使用 vip0。 如果 FPGA 发送相同的头、CAP 正常、如果 FPGA 发送不同的头、CAP 错误、打印"捕捉:溢出检测 pnVIP0、Total Reset=…"。 现在 、我不知道如何解决它。 您能 帮我吗?thx
This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.