您好！
我们尝试在 DSP0 (TCI6638K2K)和 FPGA (ZC706 EVM 板)之间进行通信、配置为：
通道：4x、
传输速率：5Gbps
基准
时钟：125MHz
DSP 和 FPGA 的这些配置是相同的。
在这里、DSP 配置为主器件、并使用这些设置 SRIO 器件初始化、端口初始化和
正在进行端口同步。 未能找到另一端点(FPGA-ZC706)。
在另一侧(FPGA)、正在进行端口初始化。
问题是："链路初始化未在两侧(DSP 和 FPGA)进行"。 感谢您支持在两个端点之间建立链接。
两个器件都能够独立地执行回送、并且能够实现器件间的通信。 即6638器件能够与6678通信、同样、Zynq FPGA 也能够与 Zynq 和 Kintex UltraScale 器件通信。
下面显示了 DSP 控制台打印件：
控制台打印：
===================
在器件上执行 SRIO DIO 维护类型8示例
Debug (Core 0)：CPPI 和 QMSS 的系统初始化
调试(内核0)：队列管理器和 CPPI 被初始化。
调试(内核0)：主机区域0x8391e0
调试(内核0)：SRIO 驱动程序已初始化
端口同步
使用1x 端口宽度
-当前开关 ID 255，跳数= 0
ISR 未在设定的时间- 100000个周期内发生。 示例失败！！！
SRIO directio DDR3传输即将开始：
在3.1312s 内写入 Xfer 1.0000 MB、速率= 0.0026Gbps
寄存器位状态：
===================
1. CSL_SRIO_GetPortError (hSrio、0、&temp)；temp 值为0
2. CSL_SRIO_IsLinkResponse 接收器(hSrio，0)；返回的值为0
3. CSL_SRIO_IsOutputFailed (hSrio、0)；返回的值为0
