请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
器件型号：AM5726 尊敬的所有人：
我们将单色 图像传感器连接到 FPGA、该 FPGA 将像素数据从串行转换为并行。 然后、像素数据传输到 AM5726的 VIN1A。
图像 传感器不会按正常顺序读取和传输像素、因此我需要在处理器中对它们进行排序。
映像的每一行都分为内核、每个内核包含8个像素：
第 x 行： … |内核 N-1 |内核 N |内核 N+1|........
然后、在偶数内核中、像素阶数为0、2、4、6、1、 3、5、7和
在奇数内核中、顺序为 7、5、3、1、6、 4、2、0
我的问题是 、如果使用 AM5726的 DMA-Hardware (VPDMA 或 VPDMA 和 EDMA3的组合)进行像素排序时、DMA 传输的延迟不是 DMA 传输的两倍、那么就可以进行像素排序了。 在 VPDMA 将每两个内核传输到内部存储器后、是否可能触发像素排序的 EDMA3传输？ 由于我只需要将单色或原始图像数据传输到存储器、而且我不需要 VIP 的大部分功能、因此只能使用 EDMA3进行传输吗？
除了 Linux SDK 和 EVM 之外、是否还有用于此类 DMA 引擎配置的源代码或示例？
感谢您的支持。
此致、
Stephan
