[参考译文] TMS320C6748：如果 DDR EMIF PHY 中的 DLL REFCLK 信号被禁用、还会受到什么影响？

admin

Other Parts Discussed in Thread: TMS320C6748

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/processors-group/processors/f/processors-forum/1180883/tms320c6748-what-else-will-be-affected-if-the-dll-refclk-signal-in-the-ddr-emif-phy-is-disabled

器件型号：TMS320C6748

您好！

根据"TMS320C6748定点和浮点 DSP 芯片修订版本2.3、2.1、2.0、1.1和1.0"

DDR EMIF PHY 中的 DLL REFCLK 信号应禁用、以提高系统的 ESD 稳健性。

我的问题是、如果禁用 DLL REFCLK 信号、还有什么其他影响？

这会降低 DDR 性能吗？还是禁用 DDR 控制器的任何功能？

(笑声)

此致、

弗兰克

3 年多前

0 admin 3 年多前

TI__Guru**** 2578945 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

不能、它不会禁用任何功能或降低性能。但是、该操作将禁用 DLL 的时钟、从而防止数据选通的任何移动、从而使其在数据眼图中居中。禁用 DLL 时，您需要确保您的板布局符合数据表中的所有布局准则，特别是与长度匹配有关的布局准则。我认为这个想法是在启用 DLL 的情况下初始化 DDR、然后将其禁用以避免由于时钟干扰而引起的任何意外调整。这将有助于屏蔽 DLL 对 ESD 事件的任何反应。尽管有人建议这样做、但我还是将此作为最后的手段来帮助缓解系统对 ESD 事件的反应

此致、

James

处理器（参考译文帖）

处理器（参考译文帖）(Read Only)

[参考译文] TMS320C6748：如果 DDR EMIF PHY 中的 DLL REFCLK 信号被禁用、还会受到什么影响？