Other Parts Discussed in Thread: TMS320C6657
工具/软件：TI-RTOS
各位专家：
关于 PCIe 多器件设置、如果我们将 DSP 作为 RC、将 FPGA 作为 EP、那么我们能否为 BAR0和 BAR1仅连接一个 EP 器件。 即、我为 RC 配置 OB 区域0和 OB 区域1。
在我的案例中、我只想为 BAR0和 BAR1连接一个 EP 器件。 OB 区域0至 BAR0 、OB 区域1至 BAR1？ 此外、还可以同时从 RC 访问 EP BAR0和 BAR1吗？
谢谢、
Ramana。
尊敬的 Eric：
在我 的同事 Ramana 就 BAR0和 BAR1 同时访问打开的同一主题进行后续操作时、我想简要介绍一下我们在 PCIe 接口方面遇到的问题；如果您能提供任何指导、那将会很棒。
该配置包含一个 C6657 DSP 作为连接到 Altera FPGA (EP)的 RC。 RC 可远程将 FPGA 配置为 EP。
FPGA 具有带配置空间的自定义 DMA 模块、 目标是远程配置 BAR0和 BAR1、以便将 BAR0用于 DSP 和 BAR1之间的 DMA 入站数据传输、并将其用作 FPGA 与 FPGA 之间的出站数据传输。
目前仅配置了 BAR1、可用于从 FPGA 传输和接收数据。
现在只配置 BAR0而不是 BAR1、并且尝试访问 DMA 配置空间会导致读取的数据损坏。
为了尝试找出 BAR0的问题、我在两个评估板(TMS320C6657)上使用了 PCI_sample 示例、一个用作 RC、另一个用作 EP、通过 TI 的双 EVM 分线卡进行连接。
该示例按预期运行。
现在、将两个 EVM 上的 PCIe_bar_IDX_M 和 PCIe_bar_IDX_S 从1更改为0会导致测试失败(数据从 RC 传输、 但 EP 从未接收)。
这是否可以解释为什么 我在本例中不能使用 BAR0？ 如果不是、需要在 PCI_sample 中进行哪些修改才能使用 BAR0 成功运行两个板之间的环路测试。
提前感谢，
Hisham
尊敬的 Eric：
感谢你的答复。
现在、我可以在出站方向访问两个条形图。 问题不是来自 PCIe 配置、而是来自 FPGA 的地址。
我仍然需要正确设置入站配置、以允许 FPGA (EP)使用 BAR1访问 DSP (RC)、我对此有一些问题。
目前、在 EP 的远程配置期间、我只需按 如下方式配置远程器件的条形寄存器、以便按照您在该线程中的建议过滤 BAR0和 BAR1之间的数据包。
RC 的入站配置如下：
EP 没有任何入站或出站转换、而是实际的存储器地址、并且 DMA 寄存器可配置为获取基址和块大小、可用于入站 DSP 访问。
如果我在 DSP 端初始化了存储器地址0x90000000。 从 FPGA 侧设置的 PCIe 入站地址0x90000000是否会访问 DSP 中的实际存储器位置？
入站 DSP 访问是否需要任何其他入站配置、我缺少这些配置？
谢谢、
Hisham
