您好!
我们的客户似乎未能通过 LPDDR2的合规性测试。
TDH 的项目:DM0信号的输入保持时间(基于差分- Vref)失败。
DM 信号几乎与 DQS 信号的上升同时上升。
似乎只有在 DQS 信号第一次上升时、它才不能满足 DM 信号保持时间。
如果出现这种症状、可以通过更改 EMIF 寄存器设置值来解决吗?
如果可能、请告诉我该寄存器。
此致、
新义郎
This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
您好!
我们的客户似乎未能通过 LPDDR2的合规性测试。
TDH 的项目:DM0信号的输入保持时间(基于差分- Vref)失败。
DM 信号几乎与 DQS 信号的上升同时上升。
似乎只有在 DQS 信号第一次上升时、它才不能满足 DM 信号保持时间。
如果出现这种症状、可以通过更改 EMIF 寄存器设置值来解决吗?
如果可能、请告诉我该寄存器。
此致、
新义郎
您好、Siva-San、
感谢您的快速回复。
我们的客户正在使用以下 LPDDR2。
ISSI:IS43LD32320C-25BLI
DDR 时钟:133MHz
www.issi.com/.../43-46LD16640C-32320C.pdf
使用 AM43xx EMIF 工具确定设置值。
既然我附加了它、您会检查它是否错误吗?
由于实际设置不能按原样处理附加文件、我们的客户似乎已按如下方式进行更改。
EMIF4D_SDRAM_CONFIG (0x4C000008):0x80801A31→0x80801231
CTRL_EMIF_SDRAM_CONFIG_EXT (0x44E11460):0x00000101→0x00000001
此致、
新义郎