This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
https://e2e.ti.com/support/processors-group/processors/f/processors-forum/1162055/tda4vm-cannot-send-complete-package-via-marvell-phy-88e1512
您好、TI：
我们正在使用 TDA4 SoC 开发定制平台。
处理器 SDK 版本：08_01_00_13
此致。
您好！
不确定这是不是原因、但 CPSW MAC 仅支持 Rx 内部延迟机制、而"RGMII-id"用于在 TX 和 Rx 中添加内部延迟。
您能否尝试 phy-mode ="RGMII-rxid"
此致、 Tanmay
您好，
感谢您的回复。
我们尝试 了 phy-mode ="RGMII-rxid"、但它也不起作用。
我们需要设置 phy 或 cpsw0的某个内容吗？
您好，TI
我们发现 RGMII TX 的时钟为120MHz、而不是125MHz、并且由 SoC 生成。
您能告诉我们 RGMII TXC 参考了什么时钟吗？
我们如何获取 TDA4的时钟树工具、如何获取 SoC 的时钟频率报告、您有什么说明吗？
您可以使用`k3conf`实用程序在运行时检查板载时钟设置。 运行`k3conf --help`以获得有关如何使用该工具的帮助。
要转储 MCU_cpsw 的时钟，可以使用以下命令：` k3conf dump clock 18`
有关 TDA4VM 上的时钟和器件的详细信息、您可以看到 此页面。
我们发现 MCU_CPSW 的默认 PLL 值(PLLFRAC2_SSMOD_16FFT_MCU_2) 错误。我们的输入晶振频率为19.2MHz、但 默认 PLL 配置设置为20Mhz 输入晶振频率表。
我们注意 到 TISCI 文档(https://software-dl.ti.com/tisci/esd/latest/5_soc_doc/j721e/pll_data.html)中的" ROM 了解晶体频率"、那么 BOOTPINS 的含义是什么？
我们认为当 ROM 理解 晶振频率时会发生一些错误。
我们发现电路板的引导模式引脚之一上拉错误。
谢谢，我们已经解决了这个问题。
