请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
器件型号：TCI6638K2K 您好！
我的客户对 PCIe 5.0GT/s 上的通道到通道 Rx 偏斜有一些疑问
我们阅读 KeyStone II 架构串行器/解串器用户指南(SPRUHO3A.pdf)。
"10.1相关行业标准规范支持"
"KeyStone II 器件上的 PCIe 接口符合 PCI Express 基本规范修订版2.0第4章中引用的物理层规范。"
我们检查了规格、发现 LRX-SKEW 最大为8ns (= 8000ps)。
但"10.2建议的串行器/解串器 PCB 布局限制"说
"所有互补 PCIe 接收对 PCIERXN/P1：0应分配给一个单独的网类别、其中所有接收对之间的路由偏差不应大于100ps。 (完整链路预算为2UI+500ps、因此如果完成额外的系统分析、通道间偏差可能更大。)"。
1) 1)用户指南上的100ps 值比 PCI Spec 2.0上的8ns 更严格。 请告诉我们如何测量该条件吗？
2) 2) 我们在 PCIe 规范2.0的 LRX-SKEW 中找不到值"2UI+500ps"。 我们在 LTX 偏斜和2.5GT/s 中找到了"2UI+500ps" 请告诉我们如何获得值"2UI+500ps"吗？ 这是仿真结果吗？
此致、
Ohhashi 女士
