[参考译文] RTOS/AM5728：有关共享存储器使用情况的问题

您好！

我已通知 RTOS 团队。 他们的反馈将在此处发布。

此致、
Yordan

您好！

我不完全理解您的数据路径。 以下是正确的吗？
- ARM 通过 PCIe 接收到的数据
ARM 解析数据并将其发送到 DSP
- DSP 处理数据并将其发送回 ARM
ARM 通过 PCIe 将其发送出去

"他们希望使用 OCMC_RAM2和 RAM3作为每个 PCIe-ARM 和 ARM-DSP 的共享内存。"=========== > OCMC_RAM3我知道这是 ARM 和 DSP 共享的。 PCIe 和 ARM 之间共享 OCMC_RAM2意味着什么？ 您是说使用此区域接收来自 PCIe 的数据还是发送到 PCIe？

此致、Eric

尊敬的 Eric：

[引用 user="lding"]

我不完全理解您的数据路径。 以下是正确的吗？
- ARM 通过 PCIe 接收到的数据
ARM 解析数据并将其发送到 DSP
- DSP 处理数据并将其发送回 ARM
ARM 通过 PCIe 将其发送出去  

[/报价]

是的、您描述的数据路径是正确的。

[引用 user="lding"]他们希望使用 OCMC_RAM2和 RAM3作为每个 PCE-ARM 和 ARM-DSP 的共享存储器。"========== > OCMC_RAM3我知道这是 ARM 和 DSP 共享的。 PCIe 和 ARM 之间共享 OCMC_RAM2意味着什么？ 您是说使用此区域接收来自 PCIe 的数据还是发送到 PCIe？

是的。

对于性能方式、请分享示例源代码吗？
如果您有、您是否会共享 AM5728的 IPC 延迟测量文档？

谢谢
欧内斯特

您好！

感谢您提供的信息！ 我在 IPC 专家中就这些问题进行了调查。

此致、Eric

欧内斯特

您可以在 IPC_3_x/examples/DRA7XX_Linux_elf 或 DRA7XX_BIOS_elf 中找到 IPC ex02_MessageQ 示例、具体取决于主机 ARM 操作系统、它演示了 ARM 和 DSP 之间的数据传输。

有关 IPC 基准测试、请参阅 processors.wiki.ti.com/.../IPC_BenchMarking

此致、
Garrett

您好、Garrett、
有关您指导的 Message Q IPC 基准链接、
我需要检查 TI-RTOS 的基准测试、因为链接适用于 Linux、Android 和 QNX、而我的客户仅使用 TI-RTOS。

此致、
欧内斯特

Ernest、您好！

对于 TI-RTOS 上的 IPC 基准测试、客户基本上需要移植基准 Linux 主机应用 IPC_3_x/linux/src/tests/MessageQBench.c
参考 IPC_3_x/examples/DRA7XX_BIOS_elf/ex02_MessageQ/host。
从站侧二进制文件与基准测试 wiki 中所示相同：从站侧二进制文件(MessageQ_single.x) )、位于$(IPC_ROOT)/packages/ti/ipc/tests/bin 中 目录。

此致、
Garrett

您好、Garrett、
我了解到需要在 Linux 上移植 IPC 基准测试。

但我对我的初始问题还有另外一个问题。
1.对于 OCMC_RAM2和 OCMC_RAM3区域、是否可以同时执行以下操作？
- ARM 读取/写入 OCMC_RAM2操作和 DSP 读取/写入 OCMC_RAM3操作？
2.当我看到"TDAxx Vision SDK 软件架构概述"文档时、会显示"IPC 性能"、该性能测量每个内核的延迟。
AM5728是否具有类似的性能数据？
谢谢。

欧内斯特

1. OCMC_RAM2和 OCMC_RAM3区域与单独的内存控制器关联并连接到 L3互连、请参阅 TRM 中的图14-1互连概述。 从 ARM 访问 OCMC_RAM2和从 DSP 访问 OCMC_RAM3没有冲突。

2.运行 RTOS 的每个内核没有 IPC 标记数据。 由于 TDAxx 和 AM572x 的 IPC 软件包相同、因此让我检查 VisionSDK 团队是否已将基准测试代码放入外部存储库中。

此致、
Garrett