This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] AM5726:POR 中的 VDDRAM 电压降

Guru**** 2577385 points


请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/processors-group/processors/f/processors-forum/627900/am5726-vddram-voltage-drops-in-por

器件型号:AM5726

您好专家、

CTM 对 VDD LDO 输出进行了一些测试(在下表中测量了 J9和 J10引脚)、发现在 POR 复位时 VDD RAM 下降。

CTM 需要我们澄清所有 VDD RAM 是否正常且相同? 谢谢。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    这些是内部 LDO 输出。 如果相应的外部电压轨同时处于低电平、这应该是正常的。
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    您好、Biser、

    CTM 在自己的电路板上运行此测试。 它们没有切断外部电压轨、只需进行 POR 复位即可。
    我认为这可能是 PRCM 的活动。


    艾伦
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    艾伦

     POR 期间的 LDO 输出电压 通常有一个缺省旁路值并且在  POR 之后被设定为所需的 SRAM 阵列电压。  如果您共享相应的波形、我可以更好地评价这是否符合预期。

    此致、Siva  

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Siva、

    感谢你的答复。 CTM 对 POR 进行了一些测试、这里是反馈

    c_VBBLDO 将保持默认电压。 POR 之后、软件会将 VBB 配置为适当的电压。

    2.当 POR 器件时、C_VDDRAM 将降至接地。 从下图中可以看到、黄色是 POR 信号、蓝色是 VDDRAM_DSP1。

      

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    客户使用哪种版本的器件? 这是预期行为。 另请参阅勘误表 i875、其中对此进行了说明。 应用 PORz 时、SRAM LDO 在内部为三态。 内部 LDO 中有受控放电路径、这会导致在应用 PORz 时关闭 LDO 输出。

    我没有发现任何与此行为相关的问题、并告知我们客户是否发现任何问题。

    此致、Siva

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    Siva、

    谢谢。 客户使用的是 Ver 2.0、只是想确认他们在 LDO 输出引脚上观察到的波形是否正确。 目前他们不担心这种行为。

    此致、
    艾伦