[参考译文] 66AK2E05：SGMII 时钟 PLL 寄存器？

您好！

我们将对此进行研究。 反馈将发布在此处。

此致、
Yordan

您好！
我想澄清一点、在 K2E EVM 中、SGMII 参考时钟为156.25MHz、但我们的定制板具有125MHz 时钟。
您会告诉我吗、是否需要任何寄存器设置？
由于以太网在我们的电路板上无法正常工作、因此我怀疑由于参考时钟的变化、它无法正常工作。
PHY 至 PC 链路已建立、但 K2E MAC SGMII 至 PHY 链路未建立。
因此、请告诉我、由于我无法在给定的 K2E 数据表和 K2E GbE 用户指南中找到、要为125MHz SGMII 时钟更改 K2E 寄存器需要哪些。

谢谢、此致
Tarang Jindal

您好！

您可以查看
pdk_k2e_4_0_x\packages/ti\drv\pa\examples\emacExamples\src\c66x\BIOS\cpsw_mgmt.c. init_SGMII_SERDES ()

对于 K2E EVM、
SerDes_lane enable_params1.ref_clock = CSL_SERDES_REF_CLOCK _156p25M；

它调用 CSL 函数：
静态内联 CSL_SERDES_RESULT CSL_EthernetSerdesInit
(
uint32_t base_addr、
CSL_SERDES_REF_CLOCK REF_CLOCK、
CSL_SERDES_LINK_RATE 费率
)

否则、如果(ref_clock =CSL_SERDES_REF_CLOCK _156p25M && RATE == CSL_SERDES_LINK_RATE_1p25G)
｛
cSL_wiz8_sb_refclk156p25MHz_10bit_5Gbps (base_addr)；
｝

对于您的情况、如果您使用125MHz 参考时钟、

IF (ref_clock =CSL_SERDES_REF_CLOCK _125m && RATE =CSL_SERDES_LINK_RATE_1p25G)
｛
cSL_wiz8_sb_refclk125MHz_10bit_5Gbps (base_addr)；
｝

因此、您的函数需要调用 CSL_wiz8_sb_refclk125MHz_10bit_5Gbps ()来设置 PLL 和 SerDes。

此致、Eric

尊敬的 Eric：  

存在一些 误解、问题(SGMII 时钟 PLL 寄存器？)  我们将面临 u-boot。  

此致、

Arun  

您好！

我请我们的 Linux 团队发表评论。

此致、Eric

您好！  

我们已将 KeySton_Net.c 中的"SERDES_CLOCK _156P25M"从"SERDES_CLOCK _125m"更改为"SERDES_CLOCK _125m"  

但它也没有帮助。 我们仍然无法获取 SoC SGMII 端口0和 DPE83867 PHY 之间的链路。

您能否向我们保证 SoC SGMII 将在125MHz SGMII 参考时钟上工作？  

此外、如果125MHz 时钟是可接受的、则除了 keyston_net.c 文件外、我们还需要在 uBoot 中进行哪些更改。  

谢谢、此致

Tarang Jindal

大家好、Tarang、

SerDes 规格指示支持两种频率。

雷克斯