[参考译文] 66ak2l06：需要66ak2l06 JESD 120MHz 速率、而不是122.88或153.6默认速率

您好！
有几个部分需要修改、其中没有一个部分随 RFSDK 发布、您需要与英格兰 CommAgility 或意大利 Azcom 进行第三方定制开发。 简而言之、它不在 RFSDK 中。 需要修改的段包括：
a) DFE 时钟速率接受输入122.88Mhz、并使用(PLL 时钟)/[逻辑时钟]的 DFE PLL 进行开发
122.88e6输入->(245.76*4)/245.76Mhz 或(368.64 * 2)/368.64Mhz - DFE 和 IQN 时钟
b)串行器/解串器 PLL 需要在 DFE 中生成一个 IQ 速率的倍数
IQrate * 10位/字节*每个 I 或 Q 2个字节*(并行 IQ x1、交错 IQ x2、TDM 交错 IQ x4)
SerDes 配置位于 MCSDK 中、这些配置包括 IQ MSPS 速率61.44、92.16、122.88、184.32、245.76、368.64
c) JESD SYSREF -通常基于122.88Msps、不适用于0类。

要使用120MHz、您需要使用66ak2l06 EVM、DLC 卡(开发人员应具有此卡)和相应的 DAC、ADC 卡。
第一部分是数字回送、其中包括 PLL 和 DFE 和 IQN 内部的时钟、
1) 1) PLL 限制可由第三方开发人员检查、PLL 用户指南
2) 2)串行器/解串器乘法器 PLL、不是由开发人员完成、TI 必须参与其中、并且目前它们与上述速率没有变化(它们)
都位于 MCSDK 中、适用于 A 类串行器/解串器。 这可能是一个更具限制性的要求
3) 3) JESD SYSREF、如果其类型为0、则不需要 SYSREF。 如果其类型1不同。

此致、
Joe Quintal