[参考译文] AM3358：引导问题

您好！

您是否在引脚 EMU0和 EMU1上有连接到 VDDSHV6的4.7k Ω 外部上拉电阻器？

您好、Bisar、

是的、我们确实在设计中提供了它们、并且还将它们填充到了电路板上。

此外、在其中一个电路板上、我观察到、在为电路板供电的同时在 BOOT0~4上放置一个体电容(触碰)会始终启动该电路板。 因此、有人怀疑电源是否有干扰、但作为一个实验、我尝试在上拉电阻附近放置1uF 电容器、并在 Boot0~4上放置10nF 电容器-但没有帮助。

该特定的电路板仍从放置在上拉电阻器顶部的手指开始。

出于完整性考虑、选择了 SYSBOOT 配置

4~0：11100

5：1

7~6：11

13~8：无关(0)

15~14：01 (24MHz)

您好、Biser、

SYSBOOT 引脚通过相应的100K 上拉/下拉电阻器进行连接。 也是 sysboot 的接口(LIDD)连接到 FPGA (在 ARM 启动并打开电源之前、FPGA 不会通电)

还有一个观察结果。

引导引脚未达到高电平、并卡在故障电路板中的1.4V。 在良好的电路板中、它们跟踪3V3A 电源并达到2V。 图1是故障电路板、图2是正常电路板、通道1是3v3A、通道2是 BOOT0

图1.

图2.

我们已经制作了超过35块电路板(分为多批)、但这是我第一次看到问题。 设计没有变化、并随附了 ARM 的原理图页面。

e2e.ti.com/.../340_2D00_00309_2D00_01_5F00_IP3_5F00_SPIN3A_5F00_REV01_5F00_ARM_5F00_Section.pdf

您好、Biser、

我的登录有问题、而另一个登录也有问题。

SYSBOOT 引脚以100K 的速度上拉/下拉、只有 BOOT0~4通过具有10K 下拉电阻的可配置开关被拉低。 我们至少分4批对30~40板进行原型设计、我们以前从未遇到过问题。

另一个观察结果是导致引导问题的问题、但无法找到其根本原因以及如何控制它。 在良好的电路板中、引导引脚最高可达2V、跟踪 PMIC (连接到 VDDSHV6)的 VDD_3V3电源(如图1所示)、但在不良的电路板中、引导引脚缓慢斜升、仅为1.4V、如图2所示。 我尝试将上拉电阻器更改为10K、但仍然不起作用。

我使用了 JTAG 和 CCS、配置为 AM3358SK、我读取控制状态寄存器为 0x00000300、但在正常状态寄存器上为 0x004003FC。

图1.

图2.

此致、

Prasad。

您好、Biser、

我的登录有问题、而另一个登录也有问题。

SYSBOOT 引脚以100K 的速度上拉/下拉、只有 BOOT0~4通过具有10K 下拉电阻的可配置开关被拉低。 我们至少分4批对30~40板进行原型设计、我们以前从未遇到过问题。

另一个观察结果是导致引导问题的问题、但无法找到其根本原因以及如何控制它。 在良好的电路板上、引导引脚电压上升到2V、跟踪 PMIC 的 VDD_3V3电源(连接到 VDDSHV6)、但在不良的电路板上、引导引脚缓慢上升且仅为1.4V、我尝试将上拉电阻器更改为10K、但仍然无法正常工作。

我使用了 JTAG 和 CCS、配置为 AM3358SK、我读取控制状态寄存器为 0x00000300、但在正常状态寄存器上为 0x004003F

Prasad。

从我看到的结果中、您在电源斜升期间会发生电压泄漏。 PMIC 3.3V 电压轨不应像这样斜升。 在您的原理图中、我无法看到 VCC_3.3V_Main 的源。 您必须确保该电源轨不会先于处理器3.3V 电源轨出现。

我注意到的另一件事是、您的以太网 PHY 处于2.5V IO 电压。 处理器 MII/RMII/RGMII 引脚为3.3V 或1.8V。 2.5V 不是允许的电压。

您好、Biser、

问题是 FPGA 锁存了引导引脚、我们尝试了一个非常强的上拉电阻(100欧姆至 VDD_3V3A)、正如实验一样、但仍然没有帮助。 因此、我必须找到一个解决方法、以确保在引导引脚值锁存到控制寄存器的持续时间内防止闩锁。

感谢这一建议、人们早就怀疑导致电源斜升问题的泄漏、今天我将 VCC_3.3V_Main 定序为 VDD_3V3A、这清除了引导问题、并且主要清除了电源斜升问题。

现在、电路板持续启动。

关于以太网 PHY、在设计时我们发现它在边界、我们还需要10/100/1000、因此必须选择该器件。 您是否有推荐用于10/100/1000M 的 phy 器件？ 我们可以将其添加到未来的设计更改中。

此致、

Prasad。