[参考译文] TMS320C6747：最佳开发 用于将 DSP 从 FPGA 移植到 TI 处理器的电路板。

您好！

我们将对此进行研究。

此致、
Yordan

Bob、您好、OSK 可能是您的成功之道。 电路板上的 AIC3106立体声编解码器支持24位音频、我们还提供了一些基本的模拟回送代码。

立体声是否足够好？ 如果您需要多通道、请查看此子卡：

www.spectrumdigital.com/.../

ADC 是 PCM1802、DAC 实际上是一个 AKM AK4588组合编解码器(内置 DIR)。 都是24位。

类似的情况-我们有一些基本的模拟回送代码。

谢谢、Yordan、Tufino。 是否可以将外部时钟应用于此开发的编解码器。 电路板？ 我的 Spartan3AN 设计使用由外部49.152MHz 计时的24位编解码器。 时钟。 FPGA 的"驱动程序"采用49.152MHz 的外部频率。 时钟并生成读取和写入48kHz 所需的信号和时序。 音频。 您知道我是否能够为 TMDSOSKL137上的音频时钟重新创建此配置吗？ 谢谢。 谢谢、

尊敬的 Bob：
我建议您查看原理图、因为这样做更容易遵循：
support.spectrumdigital.com/.../EVMOMAPL137_Schematics_RevD.pdf

如果想法是将 FPGA 替换为 TI DSP、那么是的、这基本上就是我们已经在做的事情。

查看原理图的第22页。 在本例中、我们有一个24.576MHz 振荡器(U39)将 MCLK 驱动到 AIC3106编解码器(U38)中、也驱动到 McASP1上的 AHCLKX1引脚(一直沿 T_AIC _MCLK 网络返回到表2)。 McASP1然后采用该 MCLK 并将其分频以生成位时钟(ACLKX1)和帧同步(AFSX1)、然后将它们驱动到 AIC3106中(返回到表22)。 这是一种非常常见的方法；我们通常希望获得 DSP 的一些参考 MCLK、并能够根据我们处理的是48K 还是96K 等内容对其进行分频。

足够接近？ 如果您希望保持49.152MHz MCLK、您可能会找到一个在该速率下兼容引脚的振荡器并将其交换出去、但我怀疑您关心的是能够获得适合48kHz 运行的 I2S 时钟、 这可以通过现有24.576MHz 振荡器实现。 如果您实际上想将任何外部源馈入电路板、您可能会断开 U39并导入某些东西。

谢谢、
Bobby

这是令人鼓舞的。 谢谢、Bobby。  

因此、如果我理解、该评估板使用24.576MHz。 参考来生成48kHz 的采样率。因此、如果我交换了24.152MHz 的外部时钟来替换振荡器。 (稍慢一些)、那么我是否会更改 McASP 或 MCLK 数学运算或某处的配置、以得出相同的48kHz。 24.152MHz 的音频采样率。 时钟？

为了帮助概述我需要做的事情-如果我需要、或者更容易做到、我可以将我的外部时钟源更改为24.576MHz。 频率为48kHz、这是 TI 电路板所期望的。 因此听起来一切都很好。  然而、众所周知、TI 电路板上的高频时钟只是略有不同-是否可以使用一系列输入时钟频率来获得任意的音频采样率？ 或 DEV。 板振荡器有一点关闭？ (49.152MHz。 除以1024可得到48kHz。)  

此开发 电路板看起来是我迄今为止找到的使我的设计从 FPGA 迁移到 DSP、然后再迁移到定制 PCB 产品的最佳选择。  现在、我只想确保我更好地理解。  非常感谢。  谢谢、

大家好、McASP 只有整数时钟分频器、因此无法从24.152MHz 获得所需的48kHz 数字。

在24.576MHz 的情况下、它如下所示：

Fs = 48kHz
立体声 I2S 的位时钟= 64fs = 3.072MHz。  每个插槽32位(即使它只有16位或24位数据、我们处理32位字)* 2个插槽(左侧和右侧)。
主时钟= 512fs、因此48kHz 时为4.576MHz。 您还可以执行256fs、128fs 等操作  它通常取决于编解码器所需的 MCLK：FS 比率。

有时、您可以获得一些 MCLK 值以分频至采样率、但无法获得具有整数分频器的位时钟。  例如、很明显、可以得到48.0MHz 分频为48kHz、但不能得到位时钟分频为3.072MHz。  这就是为什么您通常会在音频设计中看到24.576MHz 或12.288MHz 晶体、因为它们清晰地进行分频以获得48/96/192kHz 音频所需的位时钟和帧同步。

我只想确保-您实际上想使用24.152MHz 还是49.152MHz？  24.152无法工作、但49.152 MHz 可以工作(2x24.576)。  基本上、只要您可以将整数除以 FS 和64fs、您就可以使用所需的任何 MCLK、只要 AIC3106可以使用。  MCLK 的上限为50MHz。

谢谢、

Bobby

抱歉、Bobby、我的错。 我想我现在就明白了-不知怎么说、我错误地读取了 TI 电路板、使其使用49.576MHz。 而不是24。 实际使用的576。  

概括如下：

我在 Spartan3AN 上的设计使用49.152 (48、000 * 1024)、这正好是此 TI 板的主音频时钟频率的两倍。  

将512分频更改为1014分频、以便在驱动器中的某个位置将 TI 板从主音频时钟频率的两倍运行、这是否简单？

如果代码变化微不足道、我可以选择将外部音频时钟更改为24.576MHz。 但是、这需要重新调整时钟源并重新编程 OTP 器件。  

谢谢。

谢谢、

Bob