[参考译文] TMS320C6670：6670能否使用 SRIOSGMICLK 250MHz 运行 SRIO 3.125Gbps？

https://e2e.ti.com/support/processors-group/processors/f/processors-forum/623630/tms320c6670-can-6670-run-srio-3-125gbps-with-sriosgmiiclk-250mhz

您好！

   我想运行3.125Gbps SRIO、我有250MHz 参考时钟。 lane0和 lane1为 X2；lane2 、lane3为 X2。

我 在  pdk6678中使用 SRIO_LoopbackDioIsrexampleproject。

我修改   了 device_SRIO_loopback.c 中函数 Int32_t SrioDevice_init (void)的一些代码 。

// CSL_SRIO_SetLoopbackMode (hSrio、0)；
// CSL_SRIO_SetLoopbackMode (hSrio、1)；
// CSL_SRIO_SetLoopbackMode (hSrio、1) 2)；
// CSL_SRIO_SetLoopbackMode (hSrio、3)；
CSL_SRIO_SetNormalMode (hSrio、0)；
CSL_SRIO_SetNormalMode (hSrio、1)；
CSL_SRIO_SetNormalMode (hSrio、2)；
CSL_SRIO_SetNormalMode (hSrio、3)； 

////////*假设链路速率为2500；对 PLL 进行相应的编程。 //
CSL_BootCfgSetSRIOSERDESConfigPLL (0x233)；
//
////////*配置 SRIO SERDES 接收配置。 //
CSL_BootCfgSetSRIOSERDESRxConfig (0、0x004404a5)；
// CSL_BootCfgSetSRIOSERDESRxConfig (1、0x004404a5)；
// CSL_BootCfgSetSRIOSERDESRxConfig (2、 0x004404a5)；
// CSL_BootCfgSetSRIOSERDESRxConfig (3、0x004404a5)；
//
////*配置 SRIO SERDES 发送配置。 //
CSL_BootCfgSetSRIOSERDESTxConfig (0、0x001807a5)；
// CSL_BootCfgSetSRIOSERDESTxConfig (1、0x001807a5)；
// CSL_BootCfgSetSRIOSERDESTxConfig (2、 0x001807a5)；
// CSL_BootCfgSetSRIOSERDESTxConfig (3、0x001807a5)；

//将链路速率设置为3.125G；相应地对 PLL 进行编程。 *
CSL_BootCfgSetSRIOSERDESConfigPLL (0x065)；

/*配置 SRIO SERDES 接收配置。 *
CSL_BootCfgSetSRIOSERDESRxConfig (0、0x004404a5)；
CSL_BootCfgSetSRIOSERDESRxConfig (1、0x004404a5)；
CSL_BootCfgSetSRIOSERDESRxConfig (2、0x004404a5)；
CSL_BootCfgSetSRIOSERDESRxConfig (3、0x004404a5)；

/*配置 SRIO SERDES 发送配置。 *
CSL_BootCfgSetSRIOSERDESxConfig (0、0x001807a5)；
CSL_BootCfgSetSRIOSERDESxConfig (1、0x001807a5)；
CSL_BootCfgSetSRIOSERDESxConfig (2、0x001807a5)；
CSL_BootCfgSetSRIOSERDESxConfig (3、0x001807a5)； 

/*为端口配置路径模式。 *
对于(I = 0；I < 4；I++)
CSL_SRIO_SetPLMPortPathControlMode (hSrio、i、3)； 

#ifndef simeler_support
/*此代码检查端口是否正常工作。 不支持该功能
*。 //
// for (i = 0；i < 4；i++)
//tj：设置通道 A 和 B 为 X2；设置通道 C 和 D 为 X2；
while (CSL_SRIO_IsPortOk (hSrio、0)！= true)；
// while (CSL_SRIO_IsPortOk (hSrio、i)！= true)；
#endif 

该功能将卡在中  

while (CSL_SRIO_IsPortOk (hSrio、0)！= true)；

我读了  

例如、对于3.125Gbps 数据、 需要312.5Mhz 或156.25Mhz 或125MHz 的 REFCLK。  

在 KeyStone 架构串行 RapidIO (__LW_AT__SPRUGW1B）的第36页中。

 6670能否 使用 SRIOSGMICLK 250MHz 运行 SRIO 3.125Gbps？