您好!
我想知道如何在主 PLL 和 DDR3 PLL 初始化序列完成后立即检查它们的锁定状态。
我在一些勘误表中看到、我们可以使用输出信号 RSV20 = COREPLLLOCK 和 RSV21 = DDR3PLLLOCK 状态。
但是,我们希望能够直接通过软件检查 PLL 锁定状态:
-是否可以使用专用的 DSP 寄存器读取上述信号?
-如果没有 ,我们如何检查 Main 和 DDR3 PLL 的锁定状态?
此致
Alban
This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
您好!
我想知道如何在主 PLL 和 DDR3 PLL 初始化序列完成后立即检查它们的锁定状态。
我在一些勘误表中看到、我们可以使用输出信号 RSV20 = COREPLLLOCK 和 RSV21 = DDR3PLLLOCK 状态。
但是,我们希望能够直接通过软件检查 PLL 锁定状态:
-是否可以使用专用的 DSP 寄存器读取上述信号?
-如果没有 ,我们如何检查 Main 和 DDR3 PLL 的锁定状态?
此致
Alban
Alban、
我认为没有显示 PLL 锁定状态的寄存器。 正确配置后、PLL 可保证锁定在规定的时间内。 如果您需要额外的确认、您可以监视 SYSCLKOUT 引脚、该引脚显示 SYSCLK 除以6。 同样、您可以观察 DDRCLKOUT。
请注意、PLL 用户指南中记录了 PLL 编程过程。 必须遵循此序列才能确保稳定运行。 另请注意、该序列包含在 CCS 提供的 GEL 文件中、并在 ProcSDK 中实现。 我们强烈建议您使用已提供的代码。
Tom
您好、Tom、
建议8 - 多个 PLL 在上电复位问题后可能无法锁定-在 TMS320C6678勘误文档 SPRZ334F 中提到:
以下是器件上的保留引脚
指示主 PLL 锁定、DDR3 PLL 锁定和 PA PLL 锁定的状态。
•RSV20 - COREPLLLOCK
•RSV21 - DDR3PLLLOCK
•RSV22 - PAPLLLOCK
这些信息是否仍然可用?
此致
Alban Michelangeli
Alban、
建议8中提到的问题是 BootROM 代码中的缺陷。 在为 PG2.0实现的 BootROM 代码中对此进行了更正。 另请注意、对于 PG1.0器件、权变措施是稳健的。 只需遵循 PLL 用户指南中显示的 PLL 编程序列、便可实现稳健、可靠的运行。 在 GEL 文件中提供的示例代码和 ProcSDK 中实现了相同的序列。
可以在保留的引脚上观察到 PLLLOCK 指示、如所述。 没有改变。 但是、不需要对这些进行监控。 只要您按照规定的程序操作、PLL 就会可靠锁定。
Tom