请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
器件型号：66AK2L06 主题中讨论的其他器件： RFSDK
我正在评估 66AK2L06、以用作相干雷达应用的处理器和基带激励/接收器。 这似乎几乎是我在经济型封装中所需要的一切、而且 TI 有大量文档介绍了此器件在雷达应用中的潜力。 但是、在这个论坛上浏览文档和主题帖给我留下了一些关于 DFE 的困惑。
器件规格明确标识了由 SYSCLK 驱动的 DFE PLL。 很好、没有问题。 然后在第11.25节中、它指示"DFE 时钟频率为245.76和368.64"。 我很难理解这到底意味着什么以及为什么会存在这种限制。 这些是最大速率吗？ 如果馈送 SYSCLK 的振荡器不支持这些频率该怎么办？
假设我有一个精密10MHz 源。 我使用 TI PLL 将频率提高到100MHz、并将时钟分配给 66AK2L06以及具有数字上/下变频器的高速 TI ADC 和 DAC。 为什么我想要/需要分数 DFE 时钟频率？ 选择200MHz 或300MHz 作为 DFE 时钟频率并使用所有3个器件上都支持的整数乘法器更有意义。
也许 DFE 上的乘法器和分频器值由 RFSDK 固定。 如果是这样、了解它们是什么将非常有帮助、因为最终的 DFE 频率将相对于为 SYSCLK 提供电源的振荡器频率发生变化。
如果能澄清这一问题，将不胜感激。
