[参考译文] TMS320C6678：超链接引脚的阻尼寄存器

admin

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/processors-group/processors/f/processors-forum/616998/tms320c6678-damping-registers-for-hyperlink-pins

器件型号：TMS320C6678

您好！

数据表定义了以下引脚的方向：

MCMRXFLCLK 输出(非输入)
MCMRXFLDAT 输出 (非输入)
MCMTXFLCLK 输入 (非输出)
MCMTXFLDAT 输入(非输出)

这真的是正确吗？如果是、我们认为所需的阻尼寄存器应该放置在输出侧、但硬件设计指南在图22超链接总线 DSP 到 DSP 连接中没有这样说。

您能澄清吗？ `m 数据表说明不正确、我将会漂移。

此致、
Naoki Kawada

8 年多前

0 admin 8 年多前

TI__Guru**** 2555630 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

您好、Naoki、

我已将此内容转发给超链接专家。他们的反馈应发布在此处。

BR
Tsvetolin Shulev

0 admin 8 年多前

TI__Guru**** 2555630 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

您好！

我认为您是说阻尼电阻器不是寄存器、对吧？
如果是、据我所知、应将它们放置在靠近输出引脚的位置、如硬件设计指南中所示、这意味着数据说明错误。因此、您的理解应该是正确的。
如果我的理解正确、数据表中的描述应该是：
MCMRXFLCLK ->输入
MCMRXFLDAT ->输入
MCMTXFLCLK ->输出
MCMTXFLDAT ->输出

如果对时钟 MCMRXFLCLK 有疑问、我认为接收数据管脚(MCMRXFLDAT)不能是输出缓冲器... 让我与工厂团队确认这一点。

此致、
Yordan

0 admin 8 年多前

TI__Guru**** 2555630 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

Yordan、

数据手册的描述和缓冲区类型正确无误。如初始帖子所示、硬件设计指南中的图是错误的。 FLLCLK 和 FLDAT 引脚的名称与信号方向相反。我不知道引脚命名的历史、但 KeyStone-I 和 KeyStone-II 中的超链接始终是如此

Naoki、

您回答正确、HDG 中的图提供了不正确的信息。数据手册正确、EVM 原理图正确。此外、数据引脚上不需要串联阻尼电阻器、而只需要时钟引脚。请注意、这种制图错误并不重要、因为这些网络必须较短、因为这是一个芯片到芯片接口。网络中任何位置的串联阻尼电阻器都将提供足够的反向端接、以防止过冲和振铃。

Tom

0 admin 8 年多前

TI__Guru**** 2555630 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

Yordan 和 Tom、您好！

感谢你的帮助。好的、我会向客户建议相同的方法。我现在关闭线程。

此致、
Naoki

0 admin 8 年多前

TI__Guru**** 2555630 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

您好、Tom、

感谢对引脚名称的澄清。

此致、
Yordan

处理器（参考译文帖）

处理器（参考译文帖）(Read Only)

[参考译文] TMS320C6678：超链接引脚的阻尼寄存器