请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
器件型号：66AK2G02 大家好、
根据 K2G 数据表、表7-11、ADDR_CTRL 布线组每条布线的最大过孔数量为3 (请参见编号 CARS316)。
ADDR_CTRL 拓扑使得 很难满足这一要求。 例如、DDR_CK 的迹线在参考设计 K2G EVM 板上有7个过孔。 这7个过孔用于：K2G 处理器、第一个 DDR 器件(用于 ECC)、第二个 DDR 器件、第三个 DDR 器件、第四个 DDR 器件、第五个 DDR 器件和终端电阻器。
只要我们有多个 DDR 器件、就无法满足此要求。 表底部的注释(1)允许我们扩展过孔数量、但需要进行详细的信号完整性分析以确认这一点。
因此、
如何使用 三个16位 DDR3L 器件(一个用于 ECC)将 ADDR_CTRL 组中的布线的过孔数量限制为3？
谢谢！
