[参考译文] RTOS/K2GICE：PCIe#39；s LTSSM_STATE 不变。 只修复为 DETAL_ACT (0x01)

您好！

我已通知 RTOS 团队。 他们的反馈将在此处发布。

此致、
Yordan

您好！

我没有测试 K2G ICE EVM、但我过去测试了 K2G GP EVM。 PCIe 子系统是相同的。 让我知道您是如何测试的？ 为什么需要 MLO？ 您的 K2G PCIe RC 还是 EP？ 通过 PCIe 连接的 K2G EVM 的另一侧是什么？ 它们是如何连接的？

请查看 processors.wiki.ti.com/.../Processor_SDK_RTOS_PCIe 、我们是如何对其进行测试的。

此致、Eric

尊敬的 Eric：

感谢您的回复。

我使用主机 Windows 10 PC 进行了测试、我也使用 CCS6项目进行了测试、但结果相同。
当然、它用作端点。
MLO 并非绝对必要。

K2GICE 是否从未作为 PCIe EP 进行过测试？

此致、
Jo

Eric、

我的 K2GICE 的 CPU 部件名称是 XD1030K011ZBB60。

 是否与 X66AK2G02ZBB60相同？ 或其他任何不同的？

此致、

Jo

你好、Jo、

这是我在 K2G ICE EVM 硬件用户指南中找到的内容、

2.3计时

K2G ICE EVM 从单个时钟派生除 PCIe_CLK 之外的所有内部时钟

输入。 该时钟输入可以是使用晶体 Y1的内部振荡器、也可以是外部时钟发生器

连接到 SYS_CLK_P/N 仅当 K2G EVM 插入 PCIe 时、PCIe 时钟才存在

背板。

2.11 PCIe 边缘连接器

K2G ICE 包含 PCIe x1边缘连接器、由 PCI Express 机电设备定义

规范、修订版2.0。 而边缘连接器和电路板厚度与此兼容

标准、K2G ICE 并非设计为满足所有机电要求

规格、不适合安装在标准 PC 机箱中。 没有可用的 I/O 支架、和

EVM 不符合 PCB 外形规格或元件高度限制。

虽然 K2G 可配置为 PCIe 根复合体或端点、但 K2G ICE 仅支持

PCIe 端点操作。 PCIe 参考时钟仅由 PCIe 连接器提供。 否

除非有 PCIe 参考时钟、否则应执行到 K2G SOC 的 PCIe 部分的访问

出现在 PCIe 边缘连接器上。

3.3.5 PCIe 边缘连接器(J7)

K2G ICE 包含一个 x1 PCI Express 端点连接器、能够插入 PCI Express

背板连接器。 K2G ICE 与 PCI Express 卡机电设备不兼容

不能插入个人计算机中。

K2G ICE 不包含板载100MHz PCIe 参考时钟。 如果 PCIe 接口处于活动状态、

引脚 A13和 A14上必须有一个100MHz 时钟才能正常运行。 而 K2G SoC 可以做到这一点

支持根复合体和端点运行、此 EVM 仅用于充当端点。

PCIe 背板规范包括插入连接器的电源卡的+12V 和+3.3V 电压。

来自 PCIe 背板的+12V 电压可用于为 K2G ICE 供电。如果上存在+12V 电压

背板连接器、无需将电源连接到直流插孔(J6)。 电压的影响

电源使用两个电压中较高的电压。

因此、此 EVM 设计为 PCIe EP、 用于从 PCIEx1边缘连接器接收 PCIe 100MHz 参考时钟和电源、但不能将其插入 PC。  我怀疑我们有任何类似您的测试案例。 我将 了解我们是如何对其进行测试的。

此致、Eric