• 状态 Resolved
  • 已锁定 已锁定
  • 回复 4 回复
  • 订户 0 订户
  • 视图 127 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] AM3352：DQS 压摆率

admin
Guru**** 2611705 points


请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/processors-group/processors/f/processors-forum/652883/am3352-dqs-slew-rate

器件型号：AM3352

您好：

我们执行 Agilent 示例中的 DDR SI 测试。

测试结果表明 SRQdiffR 和 SRQdiffF 出现故障。

根据 JEDEC 定义、该值应介于5至10V/ns 之间。 我们的结果略高于5V/ns。

查看 AM335x 的用户手册后、有一些寄存器可以调整 DQS 的压摆率：  

1404h DDR_cmd0_ioctrl 第9.3.1.87节
1408h DDR_cmd1_ioctrl 第9.3.1.88节
140Ch DDR_cmd2_ioctrl 第9.3.1.89节
1440h DDR_Data0_ioctrl 第9.3.1.90节
1444h DDR_data1_ioctrl 第9.3.1.91节

(根据数据表、我对所有这些寄存器使用相同的值、只更改压摆率、以及压摆率和输出阻抗。 我们 FW 中的默认值为0x183、我更改为0x83、然后更改为0xE3)

但是、在将寄存器值更改为最高值后、波形没有变化。

如果我们想更改 DQS 的压摆率、通过修改上述寄存器来检查是否足够？

谢谢

  • 0
    TI__Guru**** 2611705 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    已通知解除武装、复员和重返社会专家。 他们将在这里作出回应。
  • 0
    TI__Guru**** 2611705 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    您好！

    对于假期延迟我们的回复、我们深表歉意。

    - SRQDIFF (RISE)和 SRQDIFF (FALL)由用于 DRAM 的 JEDEC 定义。
    －不知道为什么要测量这些值－是否注意到内存读/写失败？
    -我们无法调整 DRAM 压摆率，因为这是一个 DRAM 参数，与 AM335x 无关。
    - AM335x 的阻抗/压摆率将影响 DQ、当 AM335驱动数据总线时、DQS 上升/下降、而不是 DRAM 驱动数据总线时

    我没有看到指定的存储器类型、但假设它是 DDR3L、即使 JEDEC 的要求是5V/ns - 10V/ns、一些存储器制造商的规格比 JEDEC 更好。 因此、除了 JEDEC 合规性之外、我还建议使用实际 DRAM 器件功能来验证此参数。

    如果您有任何其他问题、请告知我们。

    此致、Siva
  • 0
    TI__Guru**** 2611705 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好、Siva

    感谢您的回复。

    测试 这些参数用于检查我们的设计、确保我们的硬件设计不包含任何潜在的 SI 问题。 所有这些测试均由 Agilent 示波器和专用 DDR3测试应用进行检查。 它不是手动测量的。

    SRQDIFF (RISE)和 SRQDIFF (FALL)、根据 JEDEC 定义、它用于检查 DQS 压摆率、方法是在指定时间内检查上升/下降沿是否从-300mV 更改为300mV。 现在、我们的问题是速度太慢。

    由于 DQS 仅由 AM335x 发布、因此我想修改 DDR PHY 的寄存器可以使 DQS 压摆率满足 JEDEC 规范。

    但实际上、在将压摆率更改为最快(默认为慢速)后、DQS 压摆率没有变化。

    对于 DDR：我们使用 DDR3L、MPN 为 Micron 的 MT41K256M16TW-107：P。 但我们将其用作 DDR3。

    DDR 数据速率设置为800、但此部件可支持1866。

    您能帮您检查 压摆率的变化、 同时应更改多少个寄存器吗？

    谢谢。

  • 0
    TI__Guru**** 2611705 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    正如我之前的答复中所述、为 DDR3 DRAM 器件定义了 SRQDiff (RISE)和 SRQDiff (FALL)参数。 这些是具有 JEDEC 规范中定义的交流负载的 DDR 存储器器件输出驱动器的特性。 因此、当 DRAM 器件驱动内存总线、即 DQS/DQS#时、这些选项适用。 我实际上不清楚您测量此参数的动机、因为这纯粹是 DRAM 特性、您在这里没有什么可以做的。 请查看 JEDEC 标准 JESD79-3F 第9.4节和第9.5节、其中介绍了压摆率测量的交流负载。

    AM335x 压摆率控制会影响 AM335x 输出驱动器的压摆率、即当 AM335x 驱动数据总线时。 DRAM 数据总线是一种双向总线、仅在写入操作期间由 AM335x 驱动。

    如果您需要有关此方面的进一步帮助、请告知我们。