This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] OMAP-L138:OMAP-L137:硬件中断开销计算

Guru**** 2602885 points
Other Parts Discussed in Thread: OMAP-L137, SYSBIOS, OMAP-L138

请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/processors-group/processors/f/processors-forum/650109/omap-l138-omap-l137-calculation-of-hw-interrupt-overhead

器件型号:OMAP-L138
Thread 中讨论的其他部件:OMAP-L137SYSBIOSOMAPL138

我正在研究 (继承的)使用 OMAP-L137和16位并行 ADC 的设计。

由于 L137似乎没有任何方式与并行 ADC 无缝连接、 因此 ADC 引脚已连接到 GPIO 引脚、包括一个 GPIO 引脚、用于在 ADC 数据就绪时触发 HWI。 这意味着我需要根据每个样本调用 HWI。

我试图找出每一个 HWI 将产生何种开销、并找到 SPRAAX9、它与该处理器(用于 C2800)无关、但提供了有关中断开销的信息。 如果我正在正确读取它、  似乎建议对于 DSP/BIOS 内的硬件中断、  每个硬件中断将有217个周期的开销、如果我的 HWI 发布一个信标、则开销将增加到超过1000个周期。  在 RTOS 之外执行 HWI 会将数量减少到16个周期。  

这似乎对我的 ADC 能够运行的最大速率有很大影响。

OMAP-L137是否有等效的数字? 如果不是, 数字是否在同一个棒球场中?

此外、 这实际上是 将并行 ADC 连接到 L137的最佳方法吗?

移动到 L138是否可以通过 UPP 处理样本来减少大部分开销?

谢谢、此致

Lorraine

 

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    您好!

    我已通知设计团队。 他们将直接在此处发布反馈。

    此致、
    Yordan
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    您好、Lorraine、

    时序基准可在 packages/ti/sysbios/benches/doc-files 下的 BIOS 安装目录中找到。 OMAP-L137 DSP (C6748)基准在文件"TI_C674_ti_platforms_evmTI814X_time.html"中列出。 它列出了227个中断延迟周期、113个 Hwi 序言周期、138个 Hwi 结语周期和246个 Hwi 调度程序周期。

    我相信你可以通过使用 Hwi_plug 来减少这些数字、Hwi_plug 基本上允许硬件中断、而无需 SYS/BIOS 开销。 请查看此主题以了解更多信息:
    e2e.ti.com/.../372449

    我认为使用 OMAP-L138的 uPP 会减少开销、因为 uPP 具有内部 DMA、但我需要与硬件团队联系并返回给您。

    您使用的是哪种 ADC?

    此致、
    Sahin
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    您好、Lorraine、
    是的、请阐明您使用的 ADC。

    一般来说,uPP 可能更适合此类 ADC,但我必须承认,就处理器 SDK 中的软件而言,我们的生态系统有限,并且我们能够将 ADC 直接连接到 EVM (OMAPL138 LCDK), 这使得客户更难在原型/开发阶段评估性能、因此您需要小心谨慎。

    我们确实拥有强大的第三方产品、它们具有相关的硬件和软件参考
    www.criticallink.com/.../

    请记住这一点。

    在 OMAPL137上,要使用的并行接口是 EMIFA。

    这是假设您使用的 ADC 不能与 SPI 等一些标准串行端口一起使用(可能是带宽要求更高)。

    此致
    Mukul
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    感谢您的及时和详细回答。

    在 ADC 连接到 GPIO 引脚的那一刻、我似乎要处理现有的硬件。 如果/当我有机会重新旋转硬件时、我肯定会再次遇到很多有关 EMIF、UPP、ADC 等的额外问题

    同时、我需要确定现有硬件的限制。

    您能否查看下面的计算结果、并告诉我是否正确使用了提供的数字。

    我有一个300MHz L137。 我的 ADC 以50kHz 的采样频率工作、因此我计算出硬件中断之间有6000个 L137时钟周期。

    如果我估计 HWI 处理程序的"用户定义"部分将需要100个周期、那么我可以估计处理 HWI 的总处理周期将是
    113 (发送程序起始)+ 100 (用户定义)+ 138 (发送程序结束)= 351个周期。
    这样我就可以估计、处理 HWI 将需要351/6000 =我的处理能力的5.85%。

    如果我希望 HWI 发布信标来指示何时已填充缓冲区并准备好进行处理、那么我需要将估计值增加47/160/220(?) 周期。

    我假设中断延迟不是该计算的一个因素、因为 L137将在该期间执行其他有用的工作。

    这一切都有道理吗?

    谢谢、此致

    Lorraine
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    您好、Lorraine、

    看起来是正确的。 尽管如此、TI-RTOS 论坛将更有资格提供有关 SYS/BIOS 函数延迟的建议。

    此外、如果您需要有关时序基准的一般信息、您可以参考 SYS/BIOS 用户指南的附录 B: www.ti.com/.../spruex3t.pdf

    最棒的
    Sahin