请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
器件型号：TMS320C5517 大家好、
我们开发了一个具有1、3V 内核和3.3V I/O 的板 TMS320C5517
随附 DSP 电源相关原理图。
我们遇到了与 DSP LDO 输出(1V3_USB、1V3_SAR、1V3_CORE)相关的问题、
在某些电路上、这些电阻同时从标称电平1、3V 下降到大约1、0V 或更低、
这在很大程度上低于规格、我们认为可能会破坏 DSP。
首先，一般而言，这种电压降意味着什么？
电路板的哪一项功能可能会影响此内部生成的电压？
现在、我们在这里解释一下相关情况。
DSP 是连接到 FPGA 的异步 EMIF、而 FPGA 又是某些从 ADC 的主器件。
当 FPGA 驱动 ADC 控制信号(MCLK、LRCLK、SCLK)时、ADC 就会立即从复位中移除
所有 DSP LCD 输出降至1、0V 或更低：ADC 保持复位状态后、LCD 输出立即恢复到常规的1、3V、
或 FPGA 本身保持复位状态。
如果 我们从电路板上移除 ADC、问题也不存在...
请注意、ADC 和 DSP 之间不存在直接的数字硬件接口；此外、在我们的测试中、
我们防止 DSP 将 EMIF 接口驱动到 FPGA。
请勿随意要求我们提供更多信息。
感谢您的关注。
