• 状态 Resolved
  • 已锁定 已锁定
  • 回复 5 回复
  • 订户 0 订户
  • 视图 137 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] AM3352：UART 时序

admin
Guru**** 2595805 points
Other Parts Discussed in Thread: AM3352

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/processors-group/processors/f/processors-forum/647275/am3352-uart-timings

器件型号：AM3352

您好！
客户必须接收38波特的 UART 流。 位时序不佳、容差为+/- 7%(由于低成本光耦合器)。 我们的数据表 guran三通4/5%(第717页)。 客户表示 AM3352接收到的位流没有问题。

-您是否有任何容差高于5%的经验？
内部 AM3352位采样是如何的。 UART 位采样频率如何？

此致、Holger

  • 0
    TI__Guru**** 2595805 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    您好！

    AM335x UART 支持13x 或16x 过采样、具体取决于其配置方式。 有关详细信息、请参阅 AM335x TRM 修订版 P 中的第4.4.4.2.1节。
  • 0
    TI__Guru**** 2595805 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好 Biser、
    TRM 写着"接收时、UART 在第8个周期对该位进行采样。"。 这意味着位于一个 UART 位的中间。 您是否知道 d/s 为什么允许5%？

    此致、Holger

  • 0
    TI__Guru**** 2595805 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    在较高的波特率下、此容差变得至关重要、因为在这种情况下、位持续时间非常短。 UART 能够以高达3.6864Mbps 的速率接收数据。
  • 0
    TI__Guru**** 2595805 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    这是否意味着、当波特率为38400波特时、容差可高于5%？
    是否知道接收样品是否有投票？
  • 0
    TI__Guru**** 2595805 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    UART 的工作原理如下：当检测到第一个下降沿时、将启动采样转换器。 然后、它在8个时钟后对输入进行采样。 如果该位为0、则视为起始位、计数器重新配置为计数到16、并在16个时钟周期后对下一个位进行采样、依此类推、直到整个帧被采样。

    在您的情况下、位容差似乎或多或少均匀分布、因此位在正确的水平上采样。 这并不意味着可以针对低比特率扩展规格。 您应该考虑更改光耦合器、因为我无法预测在不同温度下或光耦合器开始老化时会发生什么情况。