This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] AM5718:DDR 配置问题

Guru**** 2033340 points
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/processors-group/processors/f/processors-forum/701505/am5718-ddr-configuration-problem

您好!

我在配置4 x 8位532 MHz 芯片的 DDR 集 时遇到问题 MT41K512M8DA-107 xit:P  

连接到一个 EMIF 接口。

之前打开过类似的线程: https://e2e.ti.com/support/arm/sitara_arm/f/791/t/667835?AM5718-EMIF-Tools-hardware-leveling-issue

我有下一个配置:

我的配置是(抱歉、出现错误.pdf):

e2e.ti.com/.../SPRAC36A_5F00_EMIF_5F00_RegisterConfig_5F00_sanat_5F00_20180504_5F00_DDR_5F00_test5.pdf

为了进行检查、我只需在'board_init_f'调用之后、栈重定位之前尝试使用不同的模板填充存储器。 并得到错误的值。

全套寄存器:

struct dplls dra72x_dplls ={
.mpu = MPU_DPLL_params_1GHz、
.core = core_DPLL_params_2128mhz_dra7xx、
.per = per_DPLL_params_768mhz_dra7xx、.abe_DPLL_params_2128mhz_dra7xx、
params_367xx
、.dls_dk_params_367xx、dk_params_3600_dk_params_36k_dk_rams_dk_dk_dams_367xx
USB = USB_DPLL_params_1920mhz、
.dr = DDR_DPLL_params_2128mhz、
.gMAC = GMAC_DPLL_params_2000MHz
、};

const 结构 ctrl_ioregs ioregs_dra72x_ES2 ={
CTRL_ddr3ch = 0x20202020、
.ctrl_ddrch = 0x20202020、
CTRL_ddrivo_0 = 0x00094A40、
CTRL_ddrivo_1 = 0x00000000、
CTRL_EMIF_SDRAM_CONFIG_ext = 0x0000C123
};

静态常量结构 DMM_LISA_MAP_regs beagle_x15_LISA 寄存器={
.dm_lisa_map_0 = 0x00000000、
.dm_lisa_map_1 = 0x00000000、
.dm_lisa_map_2 = 0x80700100、
.dm_lisa_map_3 = 0xFF020100、
.in_ma_present = 0x1
};

静态常量结构 EMIF_regs beagle_x15_emif1_DDR3_532mhz_EMIF_regs ={
SDRAM_CONFIG_INIT = 0x618113B2、
SDRAM_CONFIG = 0x618113B2、
SDRAM_CONFIG2 = 0x00000000、
.ref_ctrl = 0x000040F1、
.ref_ctrl_final= 0x00001035、
SDRAM_TIM1. = 0xCEEF36A3、
SDRAM_TIT2 = 0x308F7FDA、
SDRAM_TIM3. = 0x407F88A8、
read_idle_ctrl= 0x00050000、
zq_config = 0x5007190B、
temp_alert_config= 0x00000000、
.EMIF_rd_wr_lvl_RMP_ctl= 0x8000000、
.EMIF_rd_wr_lvl_ctl= 0x00000000、
.EMIF_DDR_phy_ctlr_1_init= 0x0824400B、
.EMIF_DDR_phy_ctlr_1= 0x0E24400A、
.EMIF_rd_wr_exec_thresh = 0x00000305、
};

静态常量 u32 beagle_x15_emif1_ddr3_ext_phy_ctrl_const_regs[]={
0x04040100、
0x006B0087、
0x006B008D、
0x006B0098、
0x006B00A0、
0x006B006B、
0x002F002F、
0x002F002F、
0x002F002F、
0x002F002F、
0x002F002F、
0x00600068、
0x0060006E、
0x00600070、
0x00600074、
0x00600060、
0x00400048、
0x0040004E、
0x00400050、
0x00400054、
0x00400040、
0x00800080、
0x00800080、
0x40010080、
0x08102040、
0x005B0077、
0x005B007D、
0x005B0088、
0x005B0090、
0x005B005B、
0x00300038、
0x0030003E、
0x00300040、
0x00300044、
0x00300030、
0x00000077
};

第一个问题是:对于'struct dplls'对象的'dr'字段、我应该使用哪些值  

DDR = DDR_DPLL_params_2128mhz 

2.第二:寄存器的正确值是什么(在 EMIF 工具生成之后)? 如果您为我的配置使用 GEL 文件、情况会更好。

谢谢。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    已通知解除武装、复员和重返社会专家。 他们将在这里作出回应。
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    Igor

    关于 PLL 设置的第一个问题-是的、这是要使用的正确功能。 关于第二个问题、应使用 EMIF 工具输出的寄存器来设置 DDR 接口。

    其他一些评论/反馈:
    1)项目1C、详细信息22:您如何到达针对 DDR 存储器的输出驱动器阻抗的 RZQ/6? 这是通过仿真实现的吗? 如果没有、我建议使用 EVM 设置

    2)项目1D、详述26/27:Addr/Cmd 和数据总线的驱动器阻抗似乎不够强。 我不确定您是如何实现这些设置的。 请分享有关这些设置的更多信息

    3) 3) 3)您能否在加载配置并运行 HW 调平后转储所有 EMIF 寄存器?
    0x4c000000至0x4c00031c

    此致、Siva
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    [引用 user="sivak"]Igor

    关于 PLL 设置的第一个问题-是的、这是要使用的正确功能。 关于第二个问题、应使用 EMIF 工具输出的寄存器来设置 DDR 接口。

    其他一些评论/反馈:
    1)项目1C、详细信息22:您如何到达针对 DDR 存储器的输出驱动器阻抗的 RZQ/6? 这是通过仿真实现的吗? 如果没有、我建议使用 EVM 设置

    2)项目1D、详述26/27:Addr/Cmd 和数据总线的驱动器阻抗似乎不够强。 我不确定您是如何实现这些设置的。 请分享有关这些设置的更多信息

    3) 3) 3)您能否在加载配置并运行 HW 调平后转储所有 EMIF 寄存器?
    0x4c000000至0x4c00031c

    此致、Siva

    [/报价]
    1)、2)
    无仿真、仅测试值。 尝试了很多不同的套件。
    3)。 根据您的建议、我准备了具有寄存器转储的新集合。
    配置:532Mhz、每个 EMIF 32位、1 EMIF、8位 DDR 芯片、密度= 4Gbit、其他根据 EVM 设置
    寄存器转储:
    调用'board_init_f'后转储:
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    一般而言、在这里发布是没有意义的。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    通过将 DDR1_VREF 连接到 DDR_REF_OUT 来解决问题