• 状态 Resolved
  • 已锁定 已锁定
  • 回复 6 回复
  • 订户 0 订户
  • 视图 415 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] TMS320C6678：VCNTL[3：0] VID 接口时序

admin
Guru**** 2553260 points
Other Parts Discussed in Thread: LM10011, TMS320C6678

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/processors-group/processors/f/processors-forum/699183/tms320c6678-vcntl-3-0-vid-interface-timing

器件型号：TMS320C6678
主题中讨论的其他器件：LM10011、

从 SPRS691E 图7-5 SmartReflex 4引脚 VID 接口时序- VCNTL 6位序列启动时( 当 VCNTL3变为低电平时)、这一点不清楚、特别是因为参考时 设计中、这些开漏引脚 连接到 VCCIO_18的上拉电阻、可提供相对于 CVDD 的延迟。

1.它是否仅在 VCCIO_18被施加并且 VCNTL3变为高电平(换句话说、它等待上拉电阻)后才启动？

2.如果是- CVDD 和 VDDIO_18之间允许多长时间的延迟(CVDD 在1.1V 默认启动电压下可以保持多长时间)？

3.如果不是-谁启动6位传输/VCNTL3 下降沿 (例如 LM10011)？ 由于上拉电阻、VCCIO 是否必须在 CVDD 之前提供？

  • 0
    TI__Guru**** 2553260 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    团队将收到通知。 他们将直接在此处发布反馈。

    BR
    Tsvetolin Shulev
  • 0
    TI__Guru**** 2553260 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    爱德华

    1.它是否仅在 VCCIO_18被施加并且 VCNTL3变为高电平(换句话说、它等待上拉电阻)后才启动？

    请确保遵循数据手册中定义的电源、时钟和复位排序。  在 PORz 和 RESETFULLz 被拉为高电平之前、所有电源必须按正确的顺序有效。  然后、VCNTL 引脚将在一段时间后向 VID 值发送信号。  因此、在 VCNTL 引脚开始其序列之前、上拉电阻器就处于活动状态。

    2.如果是- CVDD 和 VDDIO_18之间允许多长时间的延迟(CVDD 在1.1V 默认启动电压下可以保持多长时间)？

    请参阅所需的电源序列。

    3.如果不是-谁启动6位传输/VCNTL3下降沿(例如 LM10011)？ 由于上拉电阻、VCCIO 是否必须在 CVDD 之前提供？

    见上文。

    Tom

     

  • 0
    TI__Guru**** 2553260 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    Tom

    我非常了解数据手册中定义的电源、时钟和复位排序。  

    请澄清"然后、VCNTL 引脚将在一段时间后向 VID 值发出信号"-稍后是何时？  VCNTL 引脚是否仅在 PORz 和 RESETFULLz 被拉为高电平后激活？

    请确认、因为我在数据手册中找不到 VCNTL 与 PORz 和 RESETFULLz 相关、根据 图7-5 (第128页)、它在应用 CVDD 后启动-如果可以、请告诉我、谢谢。 我希望确保 VID 值被正确锁存。

  • 0
    TI__Guru**** 2553260 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    爱德华

    是的、当器件保持 PORz 或 RESETFULLz 复位时、VCNTL 引脚未定义。  这些引脚上的信号将在所有电源有效后和器件复位释放后发出。  一些设计需要在 VCNTL 输出和电源之间添加逻辑、以防止在上电序列期间产生的毛刺脉冲锁存错误的 VID 值。

    图7-5简单地表明、CVDD 必须在一段时间前达到其最终值。  此图中的 CVDD 时序是关于在 VCNTL 引脚上提供 VID 值后将 CVDD 调整为 SRV 电平。

    Tom

  • 0
    TI__Guru**** 2553260 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    感谢您的澄清。
    只是为了最终了解它-这意味着可以在一段时间内将 CVDD 保持在最大电压、直到器件被取消销售？
    我需要理解这一点、因为我们使用单独的 CVDD (由于 SmartReflex)来实现具有树 TMS320C6678的复杂系统、但常见的 DVDD18、因此 DVDD18和复位将延迟、直到所有 DSP CVDD 正常为止、我担心 CVDD 保持在 VID 所需的最大值1.1V。
  • 0
    TI__Guru**** 2553260 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    爱德华

    只要延误时间不长，这项计划是合理的。  请参阅上图7-3中的注释：

    注意—TI 建议在一个电源轨有效和下一个电源轨之间的最大间隔为100ms
    开始斜升。 每个电源必须单调斜升、并且必须达到稳定的有效电平
    20毫秒内。

    Tom